特許
J-GLOBAL ID：200903069976184934
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-086763
公開番号（公開出願番号）：特開平5-304072
出願日： 1992年04月08日
公開日（公表日）： 1993年11月16日
要約：
【要約】【構成】半導体装置の製造におけるリソグラフィー工程で、半導体ウェーハ101の周辺領域にダミーパターン103Bを転写形成する。ダミーパターンの最小寸法およびパターン被覆率はペレット領域102の最小寸法以上およびパターン被覆率とほぼ同じにする。【効果】ローディング効果によるばらつきおよび、ダミーパターンの剥離を少なくする。
請求項（抜粋）：
半導体ウェーハの表面に所定の被膜を形成する工程と、ポジ型レジスト膜を形成する工程と、前記半導体ウェーハ表面の内部領域に少なくとも一つのペレット領域を定義して、前記ペレット領域上の前記ポジ型レジスト膜に所定のパターンを転写し、前記ペレット領域を除く周辺領域上の前記ポジ型レジスト膜に前記パターンの最小寸法を少なくとも上回る最小寸法を有しパターン被覆率が前記パターンと実質的に等しいダミーパターンを転写する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/027
, G03F 7/20 521
, G03F 7/22
