特許

J-GLOBAL ID：200903069978076403

表面実装用の半導体パッケ-ジ

発明者： 古賀 公一 ,  高木 正巳
出願人/特許権者： 松下電工株式会社
代理人 (1件)： 安藤 淳二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-334626
公開番号（公開出願番号）：特開2000-150717
出願日： 1989年07月26日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】 半導体チップ及び回路部を充分封止した状態で外部回路板に表面実装できる半導体装置が形成できるとともに、接続信頼性の向上した端子が容易に形成できる半導体パッケージを提供すること。【解決手段】 半導体チップ1を搭載する凹部2と、この凹部2周囲の肩部3に設けた回路部5とを備える回路基板21を形成し、この回路基板21の回路部5上に透孔7を有する絶縁層8を積層し、この透孔7を貫通して下端部が回路部5に接続導通するとともに、上端部が絶縁層8上面に突出するスルーホール導電路4を形成し、このスルーホール導電路4の上端部を回路基板21上の凹部2および肩部3と同じ側に設けた表面実装用の端子6に形成する。

請求項（抜粋）：

半導体チップを搭載する凹部と、この凹部周囲の肩部に設けた回路部とを備える回路基板を形成し、この回路基板の回路部上に透孔を有する絶縁層を積層し、この透孔を貫通して下端部が回路部に接続導通するとともに、上端部が絶縁層上面に突出するスルーホール導電路を形成し、このスルーホール導電路の上端部を回路基板上の凹部および肩部と同じ側に設けた表面実装用の端子に形成してなることを特徴とする表面実装用の半導体パッケージ。

FI (2件)：

H01L 23/12 F ,  H01L 23/12 L

引用特許：

審査官引用 (2件)

• 特開昭62-015840
  
• 特開昭59-044850