特許
J-GLOBAL ID：200903069984372707
符号誤り検出装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-179879
公開番号（公開出願番号）：特開平5-029957
出願日： 1991年07月19日
公開日（公表日）： 1993年02月05日
要約：
【要約】【目的】 M系列のPN信号を試験信号に使用してデジタル被試験システムの符号誤りを検出する場合に、内部に組込まれたFSRから出力されるPN信号が受信信号に同期するまでの期間に入力された受信信号の先頭部分のビットデータに対しても確実に符号誤り検出を実施する。【構成】 動作モードを正順PN信号モードおよび逆順PN信号モードに切換可能な正順/逆順FSRおよびLIFO型シフトレジスタを用いて、同期確立までに入力された受信信号を一旦LIFO型シフトレジスタに記憶しておき、受信信号を逆方向に出力する過程で逆順PN信号モードに設定された正順/逆順FSRから出力された逆順PN信号を用いて符号誤りを検出する。
請求項（抜粋）：
動作モードを正順PN信号モードおよび逆順PN信号モードに切換可能なm段構成の正順/逆順FSR(18)と、バーストフレームに組込まれた状態で入力されたM系列の(2m -1)周期を有する受信信号(a) のバーストフレーム長を示すバーストビット数以上のレジスタを有し、前記受信信号の各ビットデータを順次各レジスタに記憶していき、バーストビット数のビットデータが記憶されると、記憶したときと逆の順序で出力していくLIFO型シフトレジスタ(21)と、前記受信信号の連続するm個の各ビットデータを切換回路(8) を介して正順PN信号モードに設定された前記正順/逆順FSRの各レジスタに取込んだ後、前記切換回路を動作させて前記正順/逆順FRSの入出力間を接続してこの正順/逆順FRSを自走状態にし、この正順/逆順FRSから出力される正順PN信号(b1 )の各ビットデータと前記受信信号の各ビットデータとが一致するか否かを順次比較して、一致ビットがm個連続すると、前記正順PN信号の前記受信信号に対する同期が確立したと判断する同期確立手段(Q1 〜 Q5)と、前記正順PN信号の受信信号に対する同期確立後で、かつ前記バーストビット数のビットデータが前記LIFO型シフトレジスタに記憶された時点で前記正順/逆順FSRの動作モードを逆順PN信号モードに切換える動作モード切換手段(Q7)と、この動作モード切換手段にて逆順PN信号モードに切換られた正順/逆順FSRから出力される逆順PN信号(b2 )の各ビットデータと前記LIFO型シフトレジスタから出力される前記受信信号の各ビットデータとが一致するか否かを比較して不一致のとき不一致検出信号を出力する比較回路(19)とを備えた符号誤り検出装置。
IPC (4件)：
H03M 13/00
, G06F 13/00 301
, H04L 1/00
, H04L 7/00
