特許
J-GLOBAL ID:200903070015896489

マイクロ構造体アレイ用金型、マイクロ構造体アレイ、及びその作製方法

発明者:
出願人/特許権者:
代理人 (1件): 加藤 一男
公報種別:公開公報
出願番号(国際出願番号):特願2000-305580
公開番号(公開出願番号):特開2002-103337
出願日: 2000年10月05日
公開日(公表日): 2002年04月09日
要約:
【要約】【課題】制御性が高く、マイクロ構造体アレイの面内分布を小さくでき、マイクロ構造体の曲率半径を小さくできる、高精度な位置合わせ用の形成容易なアライメントマーカーを具備したマイクロ構造体アレイの作製方法を実現する。【解決手段】導電性部2を有する基板1上に第1のマスク層3を形成し、第1のマスク層3に所望の間隔で複数のマイクロ構造体用開口部4を形成し、導電性部2を陰極として開口部4及び第1のマスク層3上に第1のメッキ層5ないし電着層を形成し、第1のメッキ層5ないし電着層の所望のマイクロ構造体アレイ領域上及び該アレイ領域外の近接する2個以上の第1のメッキ層5ないし電着層領域上に第2のマスク層6を形成し、第2のマスク層6のない領域の第1のメッキ層5ないし電着層を除去し、第2のマスク層6を除去する。第2のマスク層6で覆われた近接する2個以上の第1のメッキ層6ないし電着層がアライメントマーカー形成用のものである。
請求項(抜粋):
導電性部を有する基板を用い、(1)前記導電性部上に絶縁性の第1のマスク層を形成する工程、(2)第1のマスク層に所望のマイクロ構造体アレイ配列に対応した間隔で複数のマイクロ構造体用開口部を形成する工程、(3)前記導電性部を陰極として電気メッキないし電着により前記開口部を通じて前記開口部及び前記第1のマスク層上に第1のメッキ層ないし電着層を形成する工程、(4)前記基板及び第1のメッキ層ないし電着層の所望のマイクロ構造体アレイ領域上及び該マイクロ構造体アレイ領域外の適当な位置の近接する2個以上の第1のメッキ層ないし電着層領域上に第2のマスク層を形成する工程、(5)前記第2のマスク層の形成されていない領域の第1のメッキ層ないし電着層をエッチングによって除去する工程、(6)第2のマスク層を除去する工程、を有するマイクロ構造体アレイの作製方法であって、工程(4)における前記所望のマイクロ構造体アレイ領域外の適当な位置の近接する2個以上の第2のマスク層で覆われた第1のメッキ層ないし電着層がアライメントマーカー形成用のものであることを特徴とするマイクロ構造体アレイの作製方法。
IPC (4件):
B29C 33/38 ,  G02B 3/00 ,  G02F 1/13357 ,  B29L 11:00
FI (4件):
B29C 33/38 ,  G02B 3/00 A ,  B29L 11:00 ,  G02F 1/1335 530
Fターム (17件):
2H091FA29X ,  2H091FA29Z ,  2H091FB04 ,  2H091FC06 ,  2H091FC18 ,  2H091FD06 ,  2H091FD12 ,  2H091GA01 ,  2H091GA13 ,  2H091LA16 ,  2H091MA07 ,  4F202AA44 ,  4F202AH75 ,  4F202CA27 ,  4F202CB01 ,  4F202CD24 ,  4F202CK11

前のページに戻る