特許

J-GLOBAL ID：200903070031519881

論理合成装置、論理合成方法、論理合成プログラムを格納したコンピュータ読取り可能な記録媒体および回路製造方法

発明者： 島沢 貴美
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-375858
公開番号（公開出願番号）：特開2001-188817
出願日： 1999年12月28日
公開日（公表日）： 2001年07月10日
要約：

【要約】【課題】 クリティカルパスの形成を抑制し、チップ面積を減少させる。【解決手段】 ハードウェア機能記述内で定義されたモジュールを機能毎に細分化し、細分化モジュールを生成する細分化手段111と、ハードウェア機能記述を2階層に変換する階層化手段112と、迂回配線および長距離配線を減らす方向に、細分化モジュールを再配置する再配置手段114と、再配置された細分化モジュールを仮想配線モデルが機能する所定の条件のもとにグループ化し、2階層に変換されたハードウェア機能記述内に中間階層を生成するグループ化手段115と、中間階層が生成されたハードウェア機能記述に対して論理合成処理を行なう合成手段116とを具備する。

請求項（抜粋）：

ハードウェア機能記述内で定義されたモジュールを機能毎に細分化し、細分化モジュールを生成する細分化手段と、前記ハードウェア機能記述を2階層に変換する階層化手段と、迂回配線および長距離配線を減らす方向に、前記細分化モジュールを再配置する再配置手段と、再配置された前記細分化モジュールを仮想配線モデルが機能する所定の条件のもとにグループ化し、2階層に変換された前記ハードウェア機能記述内に中間階層を生成するグループ化手段と、中間階層が生成された前記ハードウェア機能記述に対して論理合成処理を行う手段とを具備することを特徴とする論理合成装置。

FI (3件)：

G06F 15/60 656 B ,  G06F 15/60 654 G ,  G06F 15/60 656 D

Fターム (4件)：

5B046AA08 ,  5B046BA03 ,  5B046BA05 ,  5B046JA03