特許

J-GLOBAL ID：200903070050601009

半導体集積回路

発明者： 日置 修治
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-124358
公開番号（公開出願番号）：特開2000-315771
出願日： 1999年04月30日
公開日（公表日）： 2000年11月14日
要約：

【要約】【課題】 検査用冶具のプローブ数と検査装置の測定端子数の両方を削減できる半導体集積回路を提供すること。【解決手段】 通常動作モードとテストモードとを有する半導体装置であって、複数の内部回路と、これら複数の内部回路を外部と電気的に接続するための複数のパッドと、テストモードにおいて外部から印加される少なくとも1つの選択信号に従って複数の内部回路の内の1つを選択する選択手段と、通常動作モードにおいて複数の内部回路を複数のパッドにそれぞれ電気的に接続すると共に、テストモードにおいて選択手段の出力に従って複数の内部回路の内の選択された1つのみを複数のパッドの内の所定の1つに電気的に接続する複数の開閉手段とを具備する。

請求項（抜粋）：

通常動作モードとテストモードとを有する半導体集積回路であって、複数の内部回路と、前記複数の内部回路を外部と電気的に接続するための複数のパッドと、テストモードにおいて外部から印加される少なくとも1つの選択信号に従って前記複数の内部回路の内の1つを選択する選択手段と、通常動作モードにおいて前記複数の内部回路を前記複数のパッドにそれぞれ電気的に接続すると共に、テストモードにおいて前記選択手段の出力に従って前記複数の内部回路の内の選択された1つのみを前記複数のパッドの内の所定の1つに電気的に接続する複数の開閉手段と、を具備する前記半導体集積回路。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  G01R 31/3185 ,  G01R 31/28 ,  H01L 21/66 ,  H03K 19/00

FI (4件)：

H01L 27/04 T ,  H01L 21/66 B ,  H03K 19/00 B ,  G01R 31/28 W

Fターム (28件)：

2G032AF02 ,  2G032AJ03 ,  2G032AK14 ,  2G032AK15 ,  2G032AL05 ,  4M106AA02 ,  4M106AA07 ,  4M106AC08 ,  4M106AC09 ,  4M106AD01 ,  4M106AD14 ,  4M106AD23 ,  4M106DD10 ,  4M106DD11 ,  4M106DJ14 ,  5F038AV13 ,  5F038BE04 ,  5F038BE06 ,  5F038DT02 ,  5F038DT04 ,  5F038DT05 ,  5F038EZ20 ,  5J056AA00 ,  5J056BB53 ,  5J056BB60 ,  5J056CC00 ,  5J056FF07 ,  5J056FF10