特許

J-GLOBAL ID：200903070066841972

タイミング発生装置

発明者： 新 田 昌 三
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-070539
公開番号（公開出願番号）：特開平7-283701
出願日： 1994年04月08日
公開日（公表日）： 1995年10月27日
要約：

【要約】【目的】 タイミング発生をマスタークロックに同期して行わせることにより、同期回路化し、大規模集積回路に効果的に適用可能にすると共に、テストを容易化することを可能にする。【構成】 入力パルスCLKに同期して、レジスタ1にアドレスA[0,m-1]を取り込み、このレジスタ1の出力に基づいて、記憶装置3よりデータD[0,n-1]を遅延データとして取り出し、この遅延データを、入力パルスCLKを複数の経路に順次分配するパルス分配回路2からの分配パルスCK1〜CKkに基づいて、レジスタ4-1〜4-kに個々に格納し、レジスタ4-1〜4-kからのデータ信号S1i〜Skiを、DA変換器5-1〜5-kを通じて遅延回路6-1〜6-kに与えることによりその遅延時間を制御し、遅延回路6-1〜6-kを通じてパルス分配回路2からの分配パルスCK1〜CKkを可変遅延させ、遅延パルスCK1X〜CKkXを得て、これをオアゲート7を通じて連続するパルス列にして取り出す。

請求項（抜粋）：

クロック信号のパルスを複数の経路に順次分配して分配パルスを出力するパルス分配手段と、前記クロック信号に同期して、アドレスデータを取り込む第1レジスタ手段と、前記レジスタ手段の出力をアドレスとして取り込むと共に遅延時間データを出力する記憶手段と、前記記憶手段の出力データを前記分配パルスにより個々に取り込み記憶する複数の第2レジスタ手段と、前記第2レジスタ手段の出力データに基づいて前記分配パルスを個々に可変遅延させる複数の遅延手段と、を備えることを特徴とするタイミング発生装置。