特許

J-GLOBAL ID：200903070082730331

半導体装置の製造方法

発明者： 鈴木 説男
出願人/特許権者： ソニー株式会社
代理人 (1件)： 藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-250363
公開番号（公開出願番号）：特開平10-098012
出願日： 1996年09月20日
公開日（公表日）： 1998年04月14日
要約：

【要約】【課題】 サリサイド構造等におけるシリサイド膜の低抵抗化を図ると共に、ウェハ上でのシリサイド膜のシート抵抗値のばらつきを少なくする。【解決手段】 シリサイド形成材としてのコバルト膜21の下に予め還元性のチタン膜20を形成し、これによって下地の自然酸化膜18を還元してシリコンに戻した上でコバルト膜21によるシリサイド化を行う。下地に不均一な膜厚の自然酸化膜18が存在しないので、コバルトシリサイド膜22の膜厚が均一化する。また、予め自然酸化膜を還元することで、コバルトシリサイド膜22中に多量の酸素が取り込まれるのを防止できるため、コバルトシリサイド膜22の高抵抗化が防止される。

請求項（抜粋）：

半導体基板上に還元性を有する第1の金属膜を形成し、半導体基板上に形成された自然酸化膜を還元する工程と、前記第1の金属膜上にシリサイド形成用の第2の金属膜を形成する工程と、熱処理により前記第2の金属膜と半導体基板とを反応させ、半導体基板の表層部分に薄いシリサイド膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 21/28 301 T ,  H01L 21/28 301 R ,  H01L 27/08 321 F