特許

J-GLOBAL ID：200903070100559483

論理シミュレーション装置

発明者： 岡 善治
出願人/特許権者： 株式会社リコー
代理人 (1件)： 鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平8-176319
公開番号（公開出願番号）：特開平10-021285
出願日： 1996年07月05日
公開日（公表日）： 1998年01月23日
要約：

【要約】【課題】 メモリ消費量やコンパイル所要時間の増大を抑制等することができる論理シミュレーション装置を提供する。【解決手段】 回路記述格納部5の内容を読み込むインスタンス呼出部2aと、テスター用の圧縮記述を用いてイベント情報が記述されたウェーブデータベース3からデータを取得し、このデータにおける圧縮されたイベント情報を実時間に展開し、テスターのサイクル単位で時刻を進める等してシミュレーションカーネル1にイベントの生成を行わせるイベント生成部2と、出力イベントと期待値をテスターのサイクル単位で比較する結果比較部2dと、イベント記述を、テスターにて定義される各種設定に対応した記述によってテスター用の外部入出力ピンのイベントの圧縮指示記述に変換するウェーブデータベース生成部2cと、テスター用のイベントの圧縮指示記述をウェーブデータベース3に格納する圧縮部2fとを備えた。

請求項（抜粋）：

論理シミュレーション装置用の文法で記述された回路記述を読み込む手段と、テスター用の圧縮記述を用いて外部入出力ピンのイベント情報が記述されたデータベースから前記圧縮されたイベント情報を含む論理シミュレーション装置の文法に依存しないデータを取得する手段と、前記圧縮されたイベント情報を実時間に展開する手段と、論理シミュレーション装置用の文法で記述され、前記テスターのテストレートに合ったサイクル単位で時刻を進める手段と、回路記述の外部入出力ピンとイベント情報の外部入出力ピンの対応付けを行う手段と、前記実時間に展開されたイベント情報に基づきテスターのサイクル単位でシミュレーションカーネルに対してイベントの生成を行わせる手段と、シミュレーションカーネルにて生成される出力イベントと前記データに記述された期待値をテスターのサイクル単位で比較する手段と、を備えたことを特徴とする論理シミュレーション装置。

IPC (3件)：

G06F 17/50 ,  G01R 31/28 ,  G06F 11/25

FI (3件)：

G06F 15/60 664 J ,  G01R 31/28 F ,  G06F 11/26 310

引用特許：

審査官引用 (2件)

• 波形データ変換方式
  公報種別：公開公報   出願番号：特願平5-277213   出願人：日本電気株式会社, 新潟日本電気ソフトウェア株式会社
• 特開平3-250225