特許
J-GLOBAL ID:200903070103439683

マトリクス型表示装置の映像信号処理回路及び映像信号処理方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平10-315743
公開番号(公開出願番号):特開2000-148068
出願日: 1998年11月06日
公開日(公表日): 2000年05月26日
要約:
【要約】【課題】 階調特性を適応的に滑らかにして階調の連続性を向上させると共に、全体的に低輝度な画面における目立ちやすい疑似輪郭状の画質妨害を効果的に低減することができるマトリクス型表示装置の映像信号処理回路を提供する。【解決手段】 ディザマトリクスパターン発生器11は、複数のディザマトリクスパターンを発生する。セレクタ12はディザマトリクスパターンの1つを選択する。階調別ディザ係数発生回路15は、映像信号の階調を複数の領域に分け、この複数の領域毎に、選択されたディザマトリクスパターンに応じて、ディザ係数パターンを発生する。加算器13は、映像信号にディザ係数パターンを加算する。
請求項(抜粋):
複数の画素がマトリクス状に形成されたパネルに映像信号を入力するに際し、複数のディザ係数をマトリクス状にしたディザ係数パターンを前記映像信号に加算して前記映像信号の階調を補正するマトリクス型表示装置の映像信号処理回路において、前記パネルの画素を構成するドットに対して、いかなる位置関係でディザ係数を対応させるかを表す複数のディザマトリクスパターンを発生するディザマトリクスパターン発生器と、前記ディザマトリクスパターン発生器が発生する複数のディザマトリクスパターンの1つを選択するセレクタと、前記映像信号の階調を複数の領域に分け、この複数の領域毎に、前記セレクタによって選択されたディザマトリクスパターンに応じて、複数のディザ係数を前記映像信号に加算するためのディザ係数パターンとして発生する階調別ディザ係数発生回路と、前記映像信号に前記ディザ係数パターンを加算する加算器とを備えて構成したことを特徴とするマトリクス型表示装置の映像信号処理回路。
IPC (5件):
G09G 3/20 632 ,  G06T 5/00 ,  G09G 5/36 520 ,  H04N 1/405 ,  H04N 5/66
FI (5件):
G09G 3/20 632 G ,  G09G 5/36 520 C ,  H04N 5/66 A ,  G06F 15/68 320 A ,  H04N 1/40 C
Fターム (39件):
5B057CA08 ,  5B057CA12 ,  5B057CA16 ,  5B057CB07 ,  5B057CB12 ,  5B057CB16 ,  5B057CC01 ,  5B057CE13 ,  5C058AA11 ,  5C058AA12 ,  5C058AA18 ,  5C058BA07 ,  5C058BA35 ,  5C058BB14 ,  5C058BB25 ,  5C077MP01 ,  5C077NN02 ,  5C077NN09 ,  5C077NN19 ,  5C077PP15 ,  5C077PP32 ,  5C077RR09 ,  5C080AA05 ,  5C080BB05 ,  5C080DD02 ,  5C080EE19 ,  5C080EE29 ,  5C080GG08 ,  5C080JJ01 ,  5C080JJ02 ,  5C080JJ05 ,  5C082AA02 ,  5C082BA20 ,  5C082BA39 ,  5C082BA41 ,  5C082BD02 ,  5C082CA22 ,  5C082DA51 ,  5C082MM10
引用特許:
審査官引用 (2件)

前のページに戻る