特許
J-GLOBAL ID：200903070114857703
並列型AD変換器
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願2002-009515
公開番号（公開出願番号）：特開2003-218697
出願日： 2002年01月18日
公開日（公表日）： 2003年07月31日
要約：
【要約】【課題】 1stプリアンプをチョッパ方式とした場合、入力容量が大きくなる傾向にあり、前段の回路として、十分な駆動能力のある出力段を持つ回路構成のものが必要とされるため消費電力の増大を招く。【解決手段】 補間並列型AD変換器において、1stプリアンプ列13の各プリアンプA1にその比較入力端と基準入力端間を所定周期の制御クロックによって選択的にショートするスイッチSW1を設ける一方、2ndプリアンプ列14のプリアンプA2に、負荷トランジスタQと、この負荷トランジスタQを選択的にダイオード接続とするスイッチSW2と、負荷トランジスタQがダイオード接続されたときの電圧を保持するコンデンサCとを設け、リセットモード時とアンプモード時のゲイン差を利用した圧縮効果により、1stプリアンプ列13の各プリアンプA1で発生するオフセットを抑圧する。
請求項（抜粋）：
複数の基準電圧を発生する基準電圧発生手段と、比較入力端にアナログ信号が、基準入力端に前記基準電圧発生回路で発生される前記複数の基準電圧中の対応する基準電圧がそれぞれ入力されるとともに、両入力端間に所定周期の制御クロックによって開閉制御されるリセットスイッチを有し、両入力端間の電位差を増幅する第1の差動増幅回路が配列されてなる第1の増幅回路列と、前記第1の増幅回路列中の相隣り合う第1の差動増幅回路の出力電圧間を補間して増幅する補間増幅回路と前記第1の増幅回路列中の1つおきの第1の差動増幅回路の出力電圧を増幅する第2の差動増幅回路とが交互に配列されてなる第2の増幅回路列とを備え、前記第2の増幅回路列中の補間増幅回路および第2の差動増幅回路は、負荷トランジスタと、前記制御クロックに同期して前記負荷トランジスタを選択的にダイオード接続とするスイッチ手段と、前記負荷トランジスタがダイオード接続されたときの前記負荷トランジスタの電圧を保持するコンデンサとを有することを特徴とする並列型AD変換器。
IPC (2件)：
FI (2件)：
Fターム (11件)：
5J022AA06
, 5J022BA03
, 5J022BA06
, 5J022CA10
, 5J022CB02
, 5J022CD03
, 5J022CE02
, 5J022CE08
, 5J022CF02
, 5J022CF07
, 5J022CG01
