特許

J-GLOBAL ID：200903070131521859

半導体装置の製造方法

発明者： 水谷 寛 ,  関根 弘昭
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-052778
公開番号（公開出願番号）：特開平6-268071
出願日： 1993年03月15日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 非晶質シリコンのアンチヒューズの製造に関し,非晶質シリコン端面段差部からの汚染を防止しリーク電流の減少を目的とする。【構成】 基板1上に下層配線3を形成する工程と,下層配線を覆う絶縁層4を該基板1上に形成する工程と,該絶縁層4に該下層配線3を表出するコンタクトホール5を開設する工程と,該コンタクトホール5の少なくとも底面を覆う非晶質シリコン薄膜6を形成する工程と,該非晶質シリコン薄膜6の表出する表面を覆う拡散防止層10を堆積する工程と,該コンタクトホール5を埋めこむ上層配線11を形成する工程とを有する,該非晶質シリコン薄膜6をアンチヒューズとする半導体装置の製造方法において, 該拡散防止層10の堆積に先立ち,予め該非晶質シリコン薄膜6の端面を酸化する工程を有して構成する。

請求項（抜粋）：

基板(1)上に下層配線(3)を形成する工程と,該下層配線(3)を覆う絶縁層(4)を該基板(1)上に形成する工程と,該絶縁層(4)に該下層配線(3)を表出するコンタクトホール(5)を開設する工程と,該コンタクトホール(5)の少なくとも底面を覆う非晶質シリコン薄膜(6)を形成する工程と,該非晶質シリコン薄膜(6)の表出する表面を覆う拡散防止層(10)を堆積する工程と,該コンタクトホール(5)を埋めこむ上層配線(11)を形成する工程とを有する,該非晶質シリコン薄膜(6)をアンチヒューズとする半導体装置の製造方法において,該拡散防止層(10)の堆積に先立ち,予め該非晶質シリコン薄膜(6)の端面を酸化する工程を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/82 ,  H01L 21/3205 ,  H01L 21/90

FI (2件)：

H01L 21/82 F ,  H01L 21/88 Q