特許
J-GLOBAL ID:200903070145448259
半導体装置の製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
安富 耕二 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-229511
公開番号(公開出願番号):特開平11-067787
出願日: 1997年08月26日
公開日(公表日): 1999年03月09日
要約:
【要約】【課題】 安定したプロセス処理が可能となり、低オン抵抗化、低入力容量化が達成できる縦型MOSFET等の半導体装置の製造方法を提供する。【解決手段】 半導体基板の表面にチャネル層12を形成し、半導体基板の表面からチャネル層12よりも深い複数のトレンチ溝13を形成し、トレンチ溝13内にゲート電極15を形成し、複数のトレンチ溝13間にボディ層17とトレンチ溝13に隣接してソース層16とを形成する。
請求項(抜粋):
半導体基板の表面にチャネル層を形成し、前記半導体基板の表面から前記チャネル層よりも深い複数のトレンチ溝を形成し、前記トレンチ溝内にゲート電極を形成し、前記複数のトレンチ溝間にボディ層と前記トレンチ溝に隣接してソース層とを形成することを特徴とする半導体装置の製造方法。
IPC (2件):
FI (3件):
H01L 29/78 658 B
, H01L 29/78 652 B
, H01L 29/78 653 A
引用特許:
出願人引用 (4件)
-
絶縁ゲート型半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願平7-185783
出願人:三菱電機株式会社
-
半導体装置
公報種別:公開公報
出願番号:特願平7-103502
出願人:日本電装株式会社
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平7-169125
出願人:日本電気株式会社
-
特開平2-102579
全件表示
審査官引用 (4件)