特許

J-GLOBAL ID：200903070167745699

バイポーラ半導体装置の製造方法

発明者： ヨン・チャン・キム
出願人/特許権者： エルジイ・セミコン・カンパニイ・リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-327733
公開番号（公開出願番号）：特開平10-289912
出願日： 1997年11月28日
公開日（公表日）： 1998年10月27日
要約：

【要約】 (修正有)【課題】 フローティングポリベースの下段の絶縁膜が厚く形成されても、素子の高速特性を向上させうるバイポーラ半導体装置の製造方法を提供する。【解決手段】 バイポーラ半導体装置の製造方法は、埋込層43の形成された半導体基板41にエピ層を成長させる部分以外の箇所に選択酸化により酸化膜49を形成することを特徴とする。その後ベース領域にフローティングベース51aを形成させてその上に第3絶縁層53を形成させ、エピ層を成長させるベース、コレクタ領域双方の絶縁層並びにベース領域ではフローティングベース51aをも除去し、そこに側壁を形成させた後に第1エピ層57を成長させる。そのエピ層を酸化膜と面一となるように除去して第2エピ層59を成長させる。

請求項（抜粋）：

エピ層を有するベース領域と、エピ層を有するコレクタ領域とを半導体基板の埋込層上に形成させるバイポーラ半導体装置の製造方法において、半導体基板の埋込層表面部に選択酸化によってエピ層を形成させる部分以外の箇所に酸化膜を形成する工程と、酸化膜を含む全面に第1ポリシリコン層を形成した後、パターニングしてフローティングポリベースを形成する工程と、前記フローティングポリベースを含む全面に絶縁層を形成した後、ベース領域のエピ層を形成させる部分の絶縁層とフローティングポリベース及びコレクタ領域のエピ層を形成させる部分の絶縁層をエッチングして埋込層を露出させる工程と、それぞれの埋込層が露出された箇所の側面に第1側壁を形成させてから、第1エピ層を成長させる工程と、前記第1側壁のうち、第1エピ層より高い部分を除去した後、第1エピ層上に第2エピ層を形成する工程と、ベース領域とコレクタ領域の第2エピ層に互いに異なる不純物を注入する工程と、ベース領域の絶縁層の側面に第2側壁を形成した後、ベース領域の第2エピ層に第2ポリシリコン層を形成する工程と、全面にメタルを堆積して各電極をパターニングする工程と、を備えることを特徴とするバイポーラ半導体装置の製造方法。

IPC (2件)：

H01L 21/331 ,  H01L 29/73