薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器

発明者： ,
出願人/特許権者：
代理人 (3件)：稲葉良幸 , 田中克郎 , 大賀眞司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-078786
公開番号（公開出願番号）：特開2004-288864
出願日： 2003年03月20日
公開日（公表日）： 2004年10月14日
要約：

【課題】低いプロセス温度で高品質のポリシリコン膜及び高性能トランジスタを提供する。【解決手段】シリコン膜にレーザ結晶化(104)を施した後、酸素プラズマ処理(107)及び高圧水蒸気熱処理(108)の複合処理を行うことで高品質な薄膜半導体(106)を得る。この薄膜半導体を用いたトランジスタ作製工程において、ゲート絶縁膜成膜後やソース、ドレイン形成後やトランジスタの完成後に高圧水蒸気熱処理(図2(f)、同(h)、同(j))を行うことにより高性能TFTを作製する。【選択図】図1

請求項（抜粋）：

基板上の半導体層にレーザ照射を施し該半導体層の結晶化を行う工程と、更に前記半導体層に酸素プラズマ処理を施す工程と、更に前記半導体層に、圧力下における水分を含有した熱処理を施す工程と、を含み、前記酸素プラズマ処理における基板温度を300°C〜400°Cの範囲にて行うことを特徴とする薄膜半導体の製造方法。

IPC (4件)：

H01L21/336 , G02F1/1368 , H01L21/20 , H01L29/786

FI (6件)：

H01L29/78 627G , G02F1/1368 , H01L21/20 , H01L29/78 617V , H01L29/78 616L , H01L29/78 616K

Fターム (77件)：

2H092JA24 , 2H092KA04 , 2H092KA05 , 2H092MA08 , 2H092MA25 , 2H092MA30 , 2H092NA26 , 2H092RA05 , 2H092RA10 , 5F052AA02 , 5F052BA01 , 5F052BA07 , 5F052BA18 , 5F052BB01 , 5F052BB02 , 5F052BB07 , 5F052DA01 , 5F052DA03 , 5F052DA04 , 5F052DA06 , 5F052DB02 , 5F052DB03 , 5F052DB05 , 5F052DB07 , 5F052JA01 , 5F110AA06 , 5F110AA08 , 5F110AA09 , 5F110AA17 , 5F110AA30 , 5F110BB02 , 5F110CC02 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110DD13 , 5F110DD14 , 5F110EE04 , 5F110EE43 , 5F110EE44 , 5F110EE45 , 5F110FF02 , 5F110FF30 , 5F110FF36 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG13 , 5F110GG22 , 5F110GG25 , 5F110GG42 , 5F110GG43 , 5F110GG45 , 5F110GG47 , 5F110GG57 , 5F110GG58 , 5F110HJ01 , 5F110HJ12 , 5F110HJ13 , 5F110HJ22 , 5F110HJ23 , 5F110HL03 , 5F110HL23 , 5F110HL24 , 5F110HL27 , 5F110HM15 , 5F110NN02 , 5F110NN23 , 5F110NN35 , 5F110PP03 , 5F110PP05 , 5F110PP06 , 5F110PP31 , 5F110PP38 , 5F110QQ11

前のページに戻る