特許

J-GLOBAL ID：200903070200281636

共有メモリ排他制御装置及び共有メモリ排他制御方法

発明者： 長沢 利明
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 鷲田 公一
公報種別：公開公報
出願番号（国際出願番号）：特願2002-079115
公開番号（公開出願番号）：特開2003-280980
出願日： 2002年03月20日
公開日（公表日）： 2003年10月03日
要約：

【要約】【課題】 システム全体の回路規模の増大を抑え且つバスの使用効率及び処理性能を向上させた共有メモリ排他制御装置を提供する。【解決手段】 プロセッサ11は、メモリバス17を介して共有メモリ15にアクセスできた場合、メモリバス17のアドレス信号線にプロセッサ11の識別番号を設定して排他使用権を獲得する。メモリアクセスコントローラ16は、アドレス信号線にプロセッサ11の識別番号が設定されたことにより、プロセッサ11が共有メモリ15にアクセスできたことを認識する。その後、プロセッサ11が排他使用権を解放するまでプロセッサ11以外の共有メモリ15にアクセスするプロセッサに対してメモリバス17を介してリトライ応答を開始する。

請求項（抜粋）：

複数のプロセッサのいずれか1つが共有メモリを使用している時に他のプロセッサが前記共有メモリを使用できないように排他制御する共有メモリ排他制御装置であって、前記複数のプロセッサ夫々が前記共有メモリにアクセスするときのみプロセッサの識別番号を監視し、前記複数のプロセッサのうちいずれか1つが前記共有メモリのアクセス権を獲得したことを認識すると、他のプロセッサの前記共有メモリへのアクセス要求に対してリトライ応答を返す監視手段を具備することを特徴とする共有メモリ排他制御装置。

IPC (2件)：

G06F 12/00 572 ,  G06F 15/177 682

FI (2件)：

G06F 12/00 572 A ,  G06F 15/177 682 F

Fターム (7件)：

5B045BB12 ,  5B045BB29 ,  5B045EE03 ,  5B045EE18 ,  5B045JJ45 ,  5B060CD17 ,  5B060KA02