特許
J-GLOBAL ID：200903070201784372
半導体集積回路
発明者：
,
出願人/特許権者：
,
代理人 (6件)：
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
, 関根 毅
公報種別：公開公報
出願番号（国際出願番号）：特願2003-335561
公開番号（公開出願番号）：特開2005-100269
出願日： 2003年09月26日
公開日（公表日）： 2005年04月14日
要約：
【課題】 複数あるコアのうちの一部のコアの電源電圧を変化させた場合に発生するクロックスキューを抑制する。【解決手段】 半導体集積回路は、クロック生成回路2と、電源電圧供給回路20と、コアAと、コアBとを備えて構成されている。コアBには1.25Vの電源電圧が供給されるとともに、コアAには電源電圧供給回路20から1.25V又は1.00Vの電源電圧が供給される。コアAに1.00Vの電源電圧が供給される場合には、PLL回路10から直接入力されたクロック信号を出力するようにセレクタC22を切り替えることにより、コアAとコアBとの間のクロックスキューを低減できる。【選択図】 図1
請求項（抜粋）：
所定の機能を実現する、第1のコアと、
所定の機能を実現する、前記第1のコアとは別の第2のコアと、
前記第1のコアに、前記第2のコアと異なる電源電圧を供給可能な、電源電圧供給回路と、
前記第1のコアと前記第2のコアとにクロック信号を供給する、クロック生成回路であって、前記第1のコアにおけるクロック信号と前記第2のコアにおけるクロック信号との間に発生するクロックスキューを削減するクロックスキュー削減回路を有する、クロック生成回路と、
を備えることを特徴とする半導体集積回路。
IPC (1件)：
FI (2件)：
G06F1/04 330A
, H03K5/15 P
5B079BC03
, 5B079CC14
, 5B079DD08
, 5J039EE10
, 5J039EE24
, 5J039KK00
, 5J039KK01
, 5J039KK09
, 5J039KK13
, 5J039MM00
, 5J039MM01
