特許
J-GLOBAL ID:200903070224967229

フラッシュメモリ

発明者:
出願人/特許権者:
代理人 (1件): 山本 秀策
公報種別:公開公報
出願番号(国際出願番号):特願平4-301393
公開番号(公開出願番号):特開平6-150675
出願日: 1992年11月11日
公開日(公表日): 1994年05月31日
要約:
【要約】【構成】 各ビット線B1〜Bnの電位を参照電圧Vrefと比較する複数の差動アンプからなる差動アンプアレイ7が設けられ、ワード線W1〜Wmに8Vの電圧を印加すると共に、ソース線Sに5Vの電圧を印加する。【効果】 消去プログラムの確認を一括して行うことができるので、フラッシュメモリの消去時間を短縮することができるようになる。
請求項(抜粋):
フローティングゲートを有するメモリセルトランジスタの制御ゲートとドレインがマトリクス状に配置されたワード線とビット線に接続され、かつソースが共通のソース線に接続されたフラッシュメモリにおいて、ビット線の電位を所定電圧と比較するビット線電位比較回路と、ワード線に書込み時のしきい値電圧以上の電圧を印加すると共に、ソース線に適当な電圧を印加する消去プログラム確認手段とを含むことを特徴とするフラッシュメモリ。

前のページに戻る