特許

J-GLOBAL ID：200903070229144620

再書き込み擬似SRAM及びその再書き込み方法

発明者： 黄 弘一
出願人/特許権者： 財団法人工業技術研究院
代理人 (1件)： 古澤 俊明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-009782
公開番号（公開出願番号）：特開2001-202775
出願日： 2000年01月19日
公開日（公表日）： 2001年07月27日
要約：

【要約】【課題】 複数のワード線を同時にオンにするときのデータの混乱を防ぎ、パワー消費量の小さな隠ぺい型再書き込み2P2N擬似SRAMを提供すること。【解決手段】 メモリセルのアレイを備えた隠ぺい型再書き込み2P2N擬似SRAMを提供する。各メモリセルは、交差対ラッチと2つのPMOSアクセストランジスタを含む。交差対ラッチは、互いに交差して連結するとともに一対の信号を保存するための2つのNMOSトランジスタで構成される。NMOSトランジスタは、負電源電圧に接続されるソースと、互いに交差して連結するドレインとゲートとをそれぞれ備えている。PMOSトランジスタは、ワード線によって制御され、交差対ラッチのNMOSトランジスタと一対のビット線にアクセスする。PMOSトランジスタは、一対のビット線に接続されるソースと、NMOSトランジスタのドレインに接続されるドレインとをそれぞれ備えている。

請求項（抜粋）：

複数のメモリセルを備えた隠ぺい型再書き込み2P2N擬似SRAMであり、各メモリセルは、互いに交差して連結する2つのNMOSトランジスタからなる交差対ラッチと、ワード線によって制御され、前記交差対ラッチの前記NMOSトランジスタ及び一対のビット線にそれぞれアクセスする2つのPMOSアクセストランジスタとからなることを特徴とする再書き込み擬似SRAM。

IPC (2件)：

G11C 11/403 ,  G11C 11/412

FI (2件)：

G11C 11/34 371 J ,  G11C 11/40 301

Fターム (29件)：

5B015HH01 ,  5B015HH03 ,  5B015JJ03 ,  5B015JJ21 ,  5B015JJ37 ,  5B015KA13 ,  5B015KA28 ,  5B015KA38 ,  5B015KB23 ,  5B015KB49 ,  5B015KB92 ,  5B015MM10 ,  5B024AA01 ,  5B024AA03 ,  5B024AA07 ,  5B024AA15 ,  5B024BA01 ,  5B024BA05 ,  5B024BA09 ,  5B024BA13 ,  5B024BA20 ,  5B024BA23 ,  5B024BA29 ,  5B024CA01 ,  5B024CA07 ,  5B024DA01 ,  5B024DA08 ,  5B024DA10 ,  5B024DA18

引用特許：

審査官引用 (5件)

• 特開昭54-064433
  
• 特開昭59-172194
  
• 半導体スタティックメモリ
  公報種別：公開公報   出願番号：特願平11-334437   出願人：日本電気株式会社
• 特開昭54-064433
  
• 特開昭59-172194