特許

J-GLOBAL ID：200903070248235016

半導体集積回路装置およびその製造方法

発明者： 沢田 喜久三
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-339268
公開番号（公開出願番号）：特開平7-029998
出願日： 1984年12月28日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 動作速度の速い、書き込み可能読み出し専用記憶素子を提供することにある。【構成】 MOS構造トランジスタのドレイン12と第2の導体20との間に、ドレイン12の領域の耐圧より低い電圧を印加すると電気的絶縁状態が破壊されてドレイン12と第2の導体20との間を導通させる絶縁膜16を設けたものである。

請求項（抜粋）：

第1の導体をゲートとするMOS構造トランジスタと、このMOS構造トランジスタのドレインまたはソースを形成する不純物領域上に形成されかつその上に第2の導体を有するとともに上記ドレインまたはソースと第2の導体間に上記ドレインまたはソースの領域の耐圧より低い電圧を印加すると電気的絶縁状態が破壊されて上記ドレインまたはソースと第2の導体間を導通させる絶縁膜とよりなる半導体集積回路装置。

IPC (2件)：

H01L 21/8246 ,  H01L 27/112

引用特許：

審査官引用 (2件)

• 特開昭56-091466
  
• 特開昭56-091466