特許

J-GLOBAL ID：200903070260821281

半導体集積回路

発明者： 鳴海 典将
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-302153
公開番号（公開出願番号）：特開2001-127162
出願日： 1999年10月25日
公開日（公表日）： 2001年05月11日
要約：

【要約】【課題】 クロストークの影響を低減させるための半導体集積回路のレイアウト方法を提供する。【解決手段】 間に配線が一本通れるだけの最小の間隔を空けて最小線幅の電源(VDD,VSS)配線をn層で縦軸方向、n+1層で横軸方向に配置し格子状のシールドを形成しておき、その間に信号線を配線する。また、3層以上の多層配線においてn-1層、n+2層を用いる場合は、n、n+1層の信号線上に電源配線を配置し、上下にもシールドを施すようにする。なお縦方向をn+1、n-1層、横方向をn、n+1層で配線しても構わないものとする。

請求項（抜粋）：

少なくとも2つ以上の配線層を有する半導体集積回路において、1つの配線層で一方向に最小配線幅、最小配線間隔で等間隔に1本の電源配線、信号線、接地配線、信号線が繰り返し配置されており、かつその垂直方向にもう1つの配線層で1本の電源配線、信号線、接地配線、信号線、を繰り返し配置されたレイアウト構造を有することを特徴とする半導体集積回路。

IPC (4件)：

H01L 21/82 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 21/82 W ,  G06F 15/60 658 V ,  G06F 15/60 658 H ,  H01L 27/04 D

Fターム (16件)：

5B046AA08 ,  5B046BA06 ,  5F038BH10 ,  5F038BH19 ,  5F038CA07 ,  5F038CA16 ,  5F038CD02 ,  5F038CD05 ,  5F038EZ20 ,  5F064EE09 ,  5F064EE14 ,  5F064EE16 ,  5F064EE22 ,  5F064EE23 ,  5F064EE46 ,  5F064EE52