特許

J-GLOBAL ID：200903070271583366

半導体記憶装置及びその製造方法

発明者： 奈良 安雄
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-302440
公開番号（公開出願番号）：特開平9-148534
出願日： 1995年11月21日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】 半導体記憶装置及びその製造方法に関し、高集積度DRAMの製造工程を簡素化し、且つ、1セル当たりの占有面積が小さい場合にも大きな蓄積容量を形成する。【解決手段】 凸状構造体を形成した半導体基板1の全面にキャパシタの下部電極8となる導電層を堆積したのち、異方性エッチングすることにより凸状構造体の側壁部分に下部電極8を形成し、次いで、誘電体膜9、及び、上部電極10を順次堆積してキャパシタを形成する。

請求項（抜粋）：

半導体基板上に設けた導電層の側壁部分に、下部電極、誘電体膜、及び、上部電極からなるキャパシタを有することを特徴とする半導体記憶装置。

IPC (6件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/78 ,  H01L 21/336

FI (5件)：

H01L 27/10 621 C ,  H01L 27/04 C ,  H01L 27/10 681 B ,  H01L 29/78 301 L ,  H01L 29/78 301 M

引用特許：

審査官引用 (4件)

• 記憶セルの埋込ビット線アレイを形成する方法
  公報種別：公開公報   出願番号：特願平5-129154   出願人：ミクロン・テクノロジー・インコーポレーテッド
• 半導体記憶装置の製造方法
  公報種別：公開公報   出願番号：特願平3-234588   出願人：松下電器産業株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-191109   出願人：株式会社東芝
• 特開平4-290468