特許

J-GLOBAL ID：200903070288818235

半導体装置のテスト回路

発明者： 石田 洋一郎
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 池内 寛幸 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-370697
公開番号（公開出願番号）：特開2001-184900
出願日： 1999年12月27日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】 同一のテスト用信号を用いて各半導体装置に内蔵されている複数のメモリからの出力を切り替えて検査する際に、切り替え回路とメモリが同時に故障した場合でも、故障の認識が可能な半導体装置のテスト回路を提供する。【解決手段】 各メモリ1に対して、通常動作時の信号とテスト用信号とを切り換えて入力するメモリ入力セレクタ3と、各メモリ毎の出力を切り換えて出力するメモリ出力セレクタ8と、メモリ入力セレクタに対するテスト用信号の供給、各セレクタのそれぞれの切り換えを制御するテスト制御回路7と、メモリとメモリ出力セレクタの間に挿入された第1論理回路9とを備える。第1論理回路は、複数のメモリの出力信号に対して、各メモリ毎に異なる変更を加える。

請求項（抜粋）：

複数のメモリを同一チップ上に持つ半導体装置のテスト回路において、前記複数のメモリの入力端子に対して、通常動作時の信号とテスト用信号とを切り換えて入力するメモリ入力セレクタと、前記複数のメモリの出力を各前記メモリ毎に切り換えてテスト用出力信号として出力するメモリ出力セレクタと、前記メモリ入力セレクタの入力端子に対するテスト用信号の供給を制御するとともに、前記メモリ入力セレクタと前記メモリ出力セレクタのそれぞれの切り換えを制御するテスト制御回路と、前記複数のメモリと前記メモリ出力セレクタの間に挿入された第1論理回路とを備え、前記第1論理回路は、前記複数のメモリの出力信号に対して、各前記メモリ毎に異なる変更を加え、それにより、前記複数のメモリの入力端子に同一の信号が入力されても、各前記メモリ毎に異なる出力が前記メモリ出力セレクタから出力されるように構成したことを特徴とする半導体装置のテスト回路。

IPC (3件)：

G11C 29/00 675 ,  G01R 31/28 ,  H01L 21/66

FI (4件)：

G11C 29/00 675 L ,  H01L 21/66 F ,  G01R 31/28 M ,  G01R 31/28 B

Fターム (20件)：

2G032AA07 ,  2G032AC10 ,  2G032AE07 ,  2G032AE08 ,  2G032AE11 ,  2G032AG01 ,  2G032AK14 ,  2G032AK16 ,  2G032AK19 ,  2G032AL14 ,  4M106AB07 ,  4M106AC08 ,  4M106DJ18 ,  5L106DD03 ,  5L106DD04 ,  5L106DD06 ,  5L106DD08 ,  5L106DD12 ,  5L106DD24 ,  5L106GG07