特許

J-GLOBAL ID：200903070293986561

差動増幅回路

発明者： 時田 雅弘
出願人/特許権者： 日立デバイスエンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-069128
公開番号（公開出願番号）：特開平7-254825
出願日： 1994年03月14日
公開日（公表日）： 1995年10月03日
要約：

【要約】 (修正有)【目的】 簡単な構成よりオフセットを大幅に低減する。【構成】 定電流源トランジスタQ41、Q42の電流I3の1/2の電流I4を流す定電流源トランジスタQ5を有する。トランジスタQ2には、ベース電流IBが流れ込むから、エミッタ電流はI2+IB=I5+IB=I4-IB+IB=I4=I3/2となる。つまり、定電流I3の電流の1/2が、差動トランジスタQ2のエミッタに流れる。このため、差動トランジスタQ1のエミッタ電流はI3/2となり、コレクタ電流I1は、I3/2-IBとなる。このようにして、差動トランジスタQ1とQ2のコレクタ電流I2とI1を等しくでき、しかもトランジスタQ1とQ2を同じサイズに形成することにより、エミッタ電流密度を等しくできるために、入力オフセットを回路的に無くすことができる。

請求項（抜粋）：

一対からなる差動トランジスタと、上記差動トランジスタの共通化されたエミッタに設けられ、ベースに定電圧が供給された第1の定電流源トランジスタと、上記定電圧がベースに供給され、上記第1の定電流源トランジスタの1/2の電流を流すようにされた第2の定電流源トランジスタと、かかる第2の定電流源トランジスタのコレクタに直列形態に設けられ、ベースに一定のバイアス電圧が印加され、上記差動トランジスタと同じサイズにされた第1のトランジスタと、この第1のトランジスタのコレクタ電流を入力電流として上記一対からなる差動トランジスタのうちの一方の差動トランジスタのコレクタに入力電流と同じ電流値とされた出力電流を流す電流ミラー回路とを備えてなることを特徴とする差動増幅回路。

IPC (2件)：

H03F 3/34 ,  H03F 3/45