特許

J-GLOBAL ID：200903070308778480

薄膜トランジスタの製造方法

発明者： 広田 匡紀 ,  加藤 典司
出願人/特許権者： 富士ゼロックス株式会社
代理人 (1件)： 阪本 清孝 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-142019
公開番号（公開出願番号）：特開平5-315360
出願日： 1992年05月08日
公開日（公表日）： 1993年11月26日
要約：

【要約】【目的】 多結晶シリコンを半導体活性層とした薄膜トランジスタの水素化処理方法において、薄膜トランジスタに損傷を与えることなく水素化効率を向上させる。【構成】 層間絶縁膜5の成膜前に、プラズマCVD法による水素プラズマ雰囲気中で半導体層2の水素化処理を行ない、その後、同一真空中でガスを切り換えたプラズマ雰囲気中で層間絶縁膜5を形成することにより、前記半導体層2への水素原子の導入を効率良く行なって水素化処理時間の短縮を図る。

請求項（抜粋）：

絶縁性基板上に多結晶シリコンを主体とする活性膜を着膜及びパターニングして半導体層を形成する第1の工程と、該半導体層を被覆するゲート絶縁膜を形成する第2の工程と、該ゲート酸化膜上にゲート電極を形成する第3の工程と、該ゲート電極をマスクとしてイオン注入を行ない前記半導体層にソース,ドレイン領域を形成する第4の工程と、プラズマCVD法による水素プラズマ雰囲気中で前記半導体層の水素化処理を行なう第5の工程と、第5の工程と同一真空中でガスを切り換えたプラズマ雰囲気中で前記ゲート電極及びゲート絶縁膜を被覆する層間絶縁膜を形成する第6の工程と、を具備することを特徴とする薄膜トランジスタの製造方法。

IPC (4件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/265 ,  H01L 21/324

FI (2件)：

H01L 29/78 311 Y ,  H01L 21/265 G

引用特許：

審査官引用 (4件)

• 特開昭64-045172
  
• 特開昭58-171859
  
• 特開昭64-045172
  
• 特開昭58-171859