特許
J-GLOBAL ID：200903070317216592
半導体集積回路装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平8-051191
公開番号（公開出願番号）：特開平9-246155
出願日： 1996年03月08日
公開日（公表日）： 1997年09月19日
要約：
【要約】【課題】 電子線を露光する位置を補正する電子線露光技術において、高精度な位置合わせマークの検出技術を提供する。【解決手段】 半導体基板1上に形成したマーク構造2とそのマーク構造2を覆う平坦化層3により位置合わせマークを構成し、平坦化層3の表面をCMP(Chemical Mechanical Polishing)技術あるいはエッチバック法等の平坦膜形成技術を用いて平坦化する。平坦化層3を形成することにより位置合わせマーク近傍の表面の突起や段差または傾斜を除去し、位置合わせマークに照射される電子線の反射電子による反射電子信号の誤差を排除する。これにより位置検出の精度および位置補正の精度を向上する。
請求項（抜粋）：
半導体基板の主面上に形成された電極、配線、接続孔その他半導体集積回路装置を構成する部材のうちいずれかの部材が、電子線の直接描画による電子線リソグラフィによって形成される部材である半導体集積回路装置であって、前記電子線リソグラフィによって形成される部材となる被加工層は、その一部あるいはその下層に前記電子線の描画によるパターンの形成位置を特定するための位置合わせマークを有し、前記位置合わせマークは、その表面が平坦な構造になっていることを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 21/027
, H01L 21/3205
H01L 21/30 541 Z
, H01L 21/30 502 M
, H01L 21/88 B
