特許
J-GLOBAL ID:200903070336112420

半導体集積回路装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平8-347114
公開番号(公開出願番号):特開平10-189759
出願日: 1996年12月26日
公開日(公表日): 1998年07月21日
要約:
【要約】【課題】 MOSFETのチャネル長を短縮でき、しかも容易に多層配線層を微細化できる半導体集積回路装置およびその製造方法を提供する。【解決手段】 絶縁基板1の上に配線層と層間絶縁膜との組み合わせによって多層配線層が形成されており、その多層配線層の上に絶縁膜6が形成されており、その絶縁膜6に形成されている溝8に埋め込まれている配線層9aの一部をゲート電極とし、そのゲート電極を有するMOSFETが絶縁膜6の上に形成されているものである。
請求項(抜粋):
絶縁基板の上に配線層と層間絶縁膜との組み合わせによって多層配線層が形成されており、その多層配線層の上に絶縁膜が形成されており、前記絶縁膜に形成されている溝または孔に埋め込まれている配線層の一部をゲート電極とし、そのゲート電極を有するMOSFETが前記絶縁膜の上に形成されていることを特徴とする半導体集積回路装置。
IPC (4件):
H01L 21/8234 ,  H01L 27/088 ,  H01L 27/00 301 ,  H01L 29/786
FI (3件):
H01L 27/08 102 D ,  H01L 27/00 301 C ,  H01L 29/78 613 A

前のページに戻る