特許

J-GLOBAL ID：200903070336757979

半導体記憶装置

発明者： 藤田 維明
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-042567
公開番号（公開出願番号）：特開平5-242693
出願日： 1992年02月28日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】 メモリセルアレイ内に連続して存在する欠陥ビットの救済をする場合において、連続する欠陥ビットを2つの冗長ビット線で置換えることができる半導体記憶装置を得ることを目的とする。【構成】 2つの冗長ブロックRB1およびRB2を通常メモリセルブロックBLとは独立に設け、冗長選択時における冗長ブロックの選択を最下位列アドレス信号Y0とこれと相補な関係を有する信号/Y0とにより行なう半導体記憶装置。

請求項（抜粋）：

各々が行および列に配設されたメモリセルを備えた複数のメモリセルアレイと、各々が行および列に配設された冗長メモリセルを備えた少なくとも冗長メモリセルアレイと、前記複数のメモリセルアレイ内の欠陥箇所を示すための欠陥アドレス信号を記憶する欠陥アドレス記憶手段と、アドレス信号と前記欠陥アドレス記憶手段に記憶された欠陥アドレス信号との一致を検出するアドレス一致検出手段と、前記アドレス一致検出手段に応答して前記複数のメモリセルアレイの1つに代えて前記少なくとも冗長メモリセルアレイにアクセスする冗長アクセス手段とを備えた半導体記憶装置。

IPC (3件)：

G11C 29/00 301 ,  G11C 11/413 ,  G11C 11/401

FI (2件)：

G11C 11/34 341 C ,  G11C 11/34 371 D

引用特許：

審査官引用 (3件)

• 特開平3-105799
  
• 特開平2-023599
  
• 特公昭61-008520