特許
J-GLOBAL ID：200903070358341091

受信同期装置およびそれを用いた復調装置

発明者：
高橋 宏彰

高橋 宏彰 について

, 
鈴木 三博

鈴木 三博 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2000-374607
公開番号（公開出願番号）：特開2002-185423
出願日： 2000年12月08日
公開日（公表日）： 2002年06月28日
要約：
【要約】【課題】フレームガードが付加されたOFDM信号をより正確に同期することが可能な受信同期装置およびそれを用いた復調装置を提供する。【解決手段】受信したOFDM信号と遅延回路171により遅延されたOFDM信号との相関を求める乗算回路172と、演算回路の出力信号をガード期間分全て加算する移動積分回路173と、移動積分回路173の出力信号を受けて、第1番目から第n番目のタイムスロット期間の信号からそれぞれフレームガード期間分だけ除去した信号を出力するフレームガード除去回路174-1〜174-nと、フレームガード除去回路の出力信号をタイムスロット期間毎に折り返しながら加算する区間積分回路175-1〜175-nと、n個の区間積分結果の中で最大ピークを検出し最大ピークを検出したタイミングで有効シンボル期間の同期タイミング位置の検出信号S176を生成する検出回路176とを設ける。
請求項（抜粋）：
有効シンボル期間にガード期間が付加されたn(nは1を含む整数)個のタイムスロット列を含み、かつ当該タイムスロット列に対してフレームガード期間が付加されて1フレームが構成されたOFDM信号から、有効シンボル期間を取り出すための同期タイミング位置を検出する受信同期装置であって、受信したOFDM信号を有効シンボル期間だけ遅らせる遅延回路と、受信したOFDM信号と上記遅延回路により遅延されたOFDM信号との相関を求める演算回路と、上記演算回路の出力信号を受けて、フレーム期間の信号から上記フレームガード期間分だけ除去した信号を出力するフレームガード除去回路と、上記フレームガード除去回路の出力信号をタイムスロット期間毎に折り返しながら加算する区間積分回路と、タイムスロット期間毎の区間積分結果の中で、最大ピークを検出し、当該最大ピークを検出したタイミングで上記有効シンボル期間を取り出すための同期タイミング位置の検出信号を生成する検出回路とを有する受信同期装置。
IPC (3件)：
H04J 11/00 ,  H04B 7/26 ,  H04L 7/02
FI (3件)：
H04J 11/00 Z ,  H04B 7/26 N ,  H04L 7/02 Z
Fターム (20件)：
5K022DD01 ,  5K022DD13 ,  5K022DD19 ,  5K022DD33 ,  5K022DD42 ,  5K047AA01 ,  5K047BB01 ,  5K047BB05 ,  5K047CC01 ,  5K047HH15 ,  5K047LL06 ,  5K047MM13 ,  5K047MM36 ,  5K067AA03 ,  5K067BB02 ,  5K067DD25 ,  5K067EE02 ,  5K067EE10 ,  5K067EE16 ,  5K067GG11
引用特許：
出願人引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM