特許

J-GLOBAL ID：200903070362027172

サンプルホールド回路

発明者： 矢野 孝
出願人/特許権者： 富士写真フイルム株式会社
代理人 (1件)： 香取 孝雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-124455
公開番号（公開出願番号）：特開平9-306192
出願日： 1996年05月20日
公開日（公表日）： 1997年11月28日
要約：

【要約】【課題】 高速で、かつ比較的低い電圧の入力信号も扱えるサンプルホールド回路を提供する。【解決手段】 トランジスタQ1、Q2 は、サンプリング時、入力信号VIN をエミッタフォロワにより変換した後に、トランジスタQ3、Q4 のベースに出力する。コンプリメンタリである一対のトランジスタQ3、Q4 のエミッタにはホールドコンデンサCが接続される。トランジスタQ1のエミッタには、同一の導伝型を有するPNPトランジスタQ9のエミッタが接続される。トランジスタQ2のエミッタには、同一の導伝型を有する NPNトランジスタQ10 のエミッタが接続されている。トランジスタQ9、Q10のベースには、制御パルス106、108 が入力される。サンプリング時、制御パルス106、108 によって、トランジスタQ1、Q2 はオンになり、ホールド時、トランジスタQ1、Q2 はオフになる。制御パルス106 の電圧と制御パルス108の電圧の大小関係は、サンプリング時と、ホールド時とでは逆転する。

請求項（抜粋）：

入力された信号をサンプリングし、サンプリングした信号を所定時間保持し、該保持している信号を出力するサンプルホールド回路において、該回路は、エミッタ同士が接続された、コンプリメンタリである一対の駆動トランジスタと、該一対の駆動トランジスタのエミッタに接続される信号ホールドコンデンサと、前記入力された信号の信号レベルをエミッタフォロワにより変換した後に、前記駆動トランジスタのうちの一方のベースに、変換後の信号を出力する第1の入力トランジスタであって、該第1の入力トランジスタの導伝型と前記一方の駆動トランジスタの導伝型とは異なっている第1の入力トランジスタと、前記入力された信号の信号レベルをエミッタフォロワにより変換した後に、前記駆動トランジスタのうちの他方のベースに、変換後の信号を出力する第2の入力トランジスタであって、該第2の入力トランジスタの導伝型と前記他方の駆動トランジスタの導伝型とは異なっている第2の入力トランジスタと、前記第1の入力トランジスタの導伝型と同一の導伝型を有する第1の制御トランジスタであって、該第1の制御トランジスタのエミッタが前記第1の入力トランジスタのエミッタに接続され、該第1の制御トランジスタを介して前記第1の入力トランジスタのオン/オフを制御するための第1の制御信号が該第1の制御トランジスタのベースに入力される第1の制御トランジスタと、前記第2の入力トランジスタの導伝型と同一の導伝型を有する第2の制御トランジスタであって、該第2の制御トランジスタのエミッタが前記第2の入力トランジスタのエミッタに接続され、該第2の制御トランジスタを介して前記第2の入力トランジスタのオン/オフを制御するための第2の制御信号が該第2の制御トランジスタのベースに入力される第2の制御トランジスタと、前記第1および第2の制御信号を出力する制御回路とを有し、前記制御信号によって、前記入力された信号のサンプリング時は、前記第1および第2の入力トランジスタはオンになり、前記入力された信号のホールド時は、前記第1および第2の入力トランジスタはオフになり、前記第1の制御信号の電圧と前記第2の制御パルスの電圧の大小関係は、サンプリング時と、ホールド時とでは逆転することを特徴とするサンプルホールド回路。