特許
J-GLOBAL ID：200903070366564814
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-209879
公開番号（公開出願番号）：特開平6-061449
出願日： 1992年08月06日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】256MbitDRAM以降に用いられる半導体装置の容量素子部を、より薄膜化し、リーク電流特性の少ない良好な形成方法を提供する。【構成】容量素子の下部電極であるポリシリコン電極3表面の自然酸化膜4を除去し、容量絶縁膜である不純物がドーピングされたタンタル酸化膜5を形成し、窒化チタンからなる上部電極6を形成する。
請求項（抜粋）：
DRAM等の超LSIに用いられる容量素子部の形成工程が、下部電極であるポリシリコン表面の自然酸化膜の除去工程と、不純物をドーピングしたタンタル酸化膜の成膜工程と、少なくとも底面が窒化チタンからなる上部電極の形成工程とからなることを特徴とする半導体装置の製造方法。
IPC (2件)：
引用特許：
前のページに戻る
