特許

J-GLOBAL ID：200903070373089420

電子デバイス基板、電子デバイス及びその製造方法

発明者： 若杉 信
出願人/特許権者： シチズン時計株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2003-209030
公開番号（公開出願番号）：特開2005-072050
出願日： 2003年08月27日
公開日（公表日）： 2005年03月17日
要約：

【課題】集合基板を単位に加工してコストダウンを計る。【解決手段】個別セラミック基板2を多数個取りする集合基板102を個別基板に分割するための分割溝29が交差する各個別基板の四隅にはスルーホール2cが形成されている。基板下面のスルーホール2cの周囲にはコーナー電極22cが形成されており、スルーホール2cの内部には側面配線層28が形成されている。セラミック基板2の両短辺に近接して形成されている一対の端子電極22は、基板上面の一対の接続電極21と内部配線を介して導通しており、また、コーナー電極22cを介して側面配線層28に導通している。端子電極22とコーナー電極22cは分割溝29に沿って形成された十字穴30で個別基板毎に切り離され絶縁されている。各配線層、各電極面にはNi-Au無電解メッキが施されている。【選択図】 図1

請求項（抜粋）：

複数の個別基板を配列した集合基板に形成される電子デバイス基板において、電子デバイスと導通する端子電極と、該端子電極と導通し且つ前記個別基板の側面に形成される側面配線層とを有するとともに、前記集合基板に形成されている隣り合う個別基板の各電極が個別基板毎に互いに電気的に絶縁されるような切断部を有することを特徴とする電子デバイス基板。

IPC (3件)：

H01L23/12 ,  H03H3/02 ,  H03H9/02

FI (3件)：

H01L23/12 L ,  H03H3/02 C ,  H03H9/02 A

Fターム (14件)：

5J108AA00 ,  5J108AA02 ,  5J108BB02 ,  5J108CC04 ,  5J108EE03 ,  5J108EE04 ,  5J108EE07 ,  5J108FF11 ,  5J108GG13 ,  5J108GG16 ,  5J108JJ01 ,  5J108KK04 ,  5J108KK07 ,  5J108MM01