特許
J-GLOBAL ID：200903070374627698
フラッシュメモリの消去あるいは書き込み制御方法
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-035009
公開番号（公開出願番号）：特開平6-251593
出願日： 1993年02月24日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 フラッシュメモリにおいてメモリセルのリーク電流が原因となるメモリ情報の誤読出しを防止する。【構成】 消去電圧パルスをいったん設定し(ステップa)、この消去電圧パルスを用いて全てのメモリセルの情報を一括消去して(ステップb)、消去した後の全てのメモリセルのうちもっとも高いしきい値電圧を有するトランジスタのしきい値電圧が所定の値以下になり、かつ同一ビットライン上のメモリセルに生じるリーク電流が所定の限界値以下になるように制御電圧パルスの値を再設定して(ステップc,d)、再設定した制御電圧パルスを全てのメモリセルに印加することによって、フラッシュメモリの消去を行う。
請求項（抜粋）：
フラッシュメモリを構成するメモリセルのしきい値電圧を低い状態にするための制御電圧パルスを設定するステップと、前記制御電圧パルスを印加することにより全てのメモリセルのしきい値電圧を低い状態にするステップと、前記しきい値電圧を低い状態にした全てのメモリセルのうちもっとも高いしきい値電圧を有するメモリセルのしきい値電圧が充分に低くなり、かつ同一ビットライン上のメモリセルのリーク電流が所定の限界値以下になるように、前記制御電圧パルスを再設定するステップとを有し、前記再設定した制御電圧パルスを前記全てのメモリセルに印加することにより、前記フラッシュメモリの消去を行うことを特徴とするフラッシュメモリの消去制御方法。
FI (2件)：
G11C 17/00 309 C
, G11C 17/00 309 A
