特許

J-GLOBAL ID：200903070377070139

半導体装置及び半導体装置の製造方法

発明者： 吉久 康樹
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-329410
公開番号（公開出願番号）：特開2000-156521
出願日： 1998年11月19日
公開日（公表日）： 2000年06月06日
要約：

【要約】【課題】 分離部分に発生する寄生容量が低減されるとともに、入力感度の高いホトダイオードを有する半導体装置を得る。【解決手段】 p型シリコン基板1と、p型シリコン基板1の上面上に形成されたn型エピタキシャル層3と、p型シリコン基板1及びn型エピタキシャル層3を第1及び第2の領域に分離するために、n型エピタキシャル層3の上面からp型シリコン基板1基板の内部に形成されたトレンチ6bと、n型エピタキシャル層3の上面において、前記トレンチ6bの上方から第1及び第2の領域の上方に延在して形成された酸化膜25とを備える。

請求項（抜粋）：

第1導電型を有する基板と、前記基板の上面上に形成された、前記第1導電型と異なる第2導電型を有する層と、前記基板及び前記層を第1及び第2の領域に分離するために、前記層の上面から前記基板の内部に選択的に形成された溝と、前記層の上面において、前記溝の上方から前記第1及び第2の領域の上方に延在して形成されたフィールド絶縁膜とを備えるホトダイオードを有した半導体装置。

IPC (2件)：

H01L 31/10 ,  H01L 21/76

FI (3件)：

H01L 31/10 A ,  H01L 21/76 L ,  H01L 21/76 M

Fターム (24件)：

5F032AA13 ,  5F032AA35 ,  5F032AA45 ,  5F032AA47 ,  5F032AC01 ,  5F032CA01 ,  5F032CA15 ,  5F032DA02 ,  5F032DA12 ,  5F032DA23 ,  5F032DA25 ,  5F032DA34 ,  5F032DA44 ,  5F032DA53 ,  5F032DA78 ,  5F049MB03 ,  5F049NA01 ,  5F049NA15 ,  5F049PA01 ,  5F049PA14 ,  5F049QA15 ,  5F049RA02 ,  5F049RA06 ,  5F049SS03