特許
J-GLOBAL ID:200903070396902315

マイクロコンピュータ装置

発明者:
出願人/特許権者:
代理人 (1件): 田澤 博昭 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-191110
公開番号(公開出願番号):特開平10-039960
出願日: 1996年07月19日
公開日(公表日): 1998年02月13日
要約:
【要約】【課題】 内部割込みの発生する周期が短い場合には、スリープモードにおける消費電流の抑制効果が顕著に現われない課題があった。【解決手段】 ウォッチドッグタイマへ供給する複数ビットの送信データを生成する送信データ生成回路と、前記送信データをシリアルに前記ウォッチドッグタイマへ送信するシリアル通信回路と、スリープモードが選択されたときに前記送信データの内の所定ビット位置のデータが前記ウォッチドッグタイマへ送信されると内部割込みを発生させる割込み発生回路と、前記発生した内部割込みをもとに一時的にウェイクして所定の動作を行う間欠動作手段とを備える。
請求項(抜粋):
所定の条件をもとに通常モードあるいはスリープモードのいずれかを選択するモード選択手段と、ウォッチドッグタイマへ供給する複数ビットの送信データを生成する送信データ生成回路と、前記送信データをシリアルに前記ウォッチドッグタイマへ送信するシリアル通信回路と、前記モード選択手段により選択されたスリープモードにおいて前記シリアル通信回路により前記送信データの内の所定ビット位置のデータが前記ウォッチドッグタイマへ送信されると内部割込みを発生させる割込み発生回路と、前記発生した内部割込みをもとに一時的にウェイクして所定の動作を行う間欠動作手段とを備えたマイクロコンピュータ装置。
IPC (3件):
G06F 1/26 ,  G06F 1/32 ,  G06F 11/30 310
FI (3件):
G06F 1/00 334 G ,  G06F 11/30 310 A ,  G06F 1/00 332 B

前のページに戻る