多層プリント回路板

発明者：
出願人/特許権者：
代理人 (4件)：大塚康徳 , 高柳司郎 , 大塚康弘 , 木村秀二
公報種別：公開公報
出願番号（国際出願番号）：特願2005-358161
公開番号（公開出願番号）：特開2007-165483
出願日： 2005年12月12日
公開日（公表日）： 2007年06月28日
要約：

【課題】半導体装置の電源端子の電位変動、すなわちノイズが基幹電源配線へ流出することを効果的に防止する。【解決手段】第1の表層12において半導体集積回路5の電源端子21に接続され、第1の表層から第2の表層13に貫通する第1の電源ヴィア8と、グラウンド導体層7に接続されるとともにグラウンド導体層から第2の表層に貫通し、第2の表層においてバイパスコンデンサ3を介して第1の電源ヴィアに接続されるグラウンドヴィアと、電源導体層に形成された第1のクリアランスホール17と、グラウンド導体層に形成された第2のクリアランスホール22とを具備し、第1のクリアランスホール17が第2のクリアランスホール22よりも大きく形成されている【選択図】図1

請求項（抜粋）：

第1の表層に半導体集積回路が実装されるとともに、前記第1の表層とは反対側の第2の表層にバイパスコンデンサが実装され、内部に電源導体層とグラウンド導体層とを有する多層プリント回路板であって、前記第1の表層において前記半導体集積回路の電源端子に接続され、前記第1の表層から前記第2の表層に貫通する第1の電源ヴィアと、前記第2の表層において前記第1の電源ヴィアに接続される電源配線と、前記グラウンド導体層に接続されるとともに該グラウンド導体層から前記第2の表層に貫通し、該第2の表層において前記バイパスコンデンサを介して前記電源配線に接続されるグラウンドヴィアと、前記電源導体層の、前記第1の電源ヴィアが貫通する部位の周囲に、前記第1の電源ヴィアと前記電源導体層が接触しないように導体が無い状態に形成された第1のクリアランスホールと、前記グラウンド導体層の、前記第1の電源ヴィアが貫通する部位の周囲に、前記第1の電源ヴィアと前記グラウンド導体層が接触しないように導体が無い状態に形成された第2のクリアランスホールとを具備し、前記第1のクリアランスホールが前記第2のクリアランスホールよりも大きく形成されていることを特徴とする多層プリント回路板。

IPC (1件)：

H05K 3/46

FI (3件)：

H05K3/46 Z , H05K3/46 N , H05K3/46 Q

Fターム (10件)：

5E346AA12 , 5E346AA15 , 5E346AA32 , 5E346AA43 , 5E346AA45 , 5E346BB03 , 5E346BB04 , 5E346BB20 , 5E346FF45 , 5E346HH01

引用特許：

出願人引用 (1件)

多層プリント基板
公報種別：公開公報出願番号：特願平8-137904 出願人：日本電気株式会社

前のページに戻る