特許

J-GLOBAL ID：200903070438072415

フォトレジストパターン形成方法及び半導体基板

発明者： 井谷 俊郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平9-347307
公開番号（公開出願番号）：特開平11-168089
出願日： 1997年12月03日
公開日（公表日）： 1999年06月22日
要約：

【要約】【課題】 基板界面でのレジストパターンの形状劣化を解消し、矩形なフォトレジストパターンを再現性良く形成する。【解決手段】 化学増幅レジストのフォトレジスト膜114が形成された半導体基板101に、所望の半導体集積回路パターンを描いたマスクまたはレチクルを通して露光し、PEB処理後、現像液を用いて現像しフォトレジストパターン125を形成する方法において、半導体基板101とフォトレジスト膜114との間にスパッタされたシリコン膜103を形成する方法とした。

請求項（抜粋）：

化学増幅レジストのフォトレジスト膜が形成された半導体基板に、所望の半導体集積回路パターンを描いたマスクまたはレチクルを通して露光し、PEB処理後、現像液を用いて現像しフォトレジストパターンを形成する方法において、半導体基板とレジスト膜との間にスパッタされたシリコン膜を形成することを特徴とする、フォトレジストパターン形成方法。

IPC (2件)：

H01L 21/3065 ,  H01L 21/027

FI (2件)：

H01L 21/302 H ,  H01L 21/30 573