情報処理システム

発明者： ,
出願人/特許権者：
代理人 (1件)：小川勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-298420
公開番号（公開出願番号）：特開平10-143489
出願日： 1996年11月11日
公開日（公表日）： 1998年05月29日
要約：

【要約】【課題】 MPUとDRAMによって構成される従来システムには、転送ネックによってシステム性能に自ずと限界があり、MPUあるいは周辺チップ側に様々な機能が追加搭載されると、それぞれに対応されるため、チップ間のインタフェースが異なり、汎用性が低くなり、拡張の容易性や低価格化が期待できない。【解決手段】 DRAM部とそのアクセス制御と処理をするCPU部を混載して様々な機能をもつ機能メモリ・チップを設けて相互に接続し、コマンド・データ転送により機能メモリ・チップ間アクセスを統一、簡略、高速かつ円滑化することで達成される。【効果】情報処理システムでは、転送速度ネックとなる機能が、同一チップ内で実現され、外部チップへのデータ転送回数が低減でき、システム全体の性能を飛躍的に向上させることができる。また、拡張性が容易かつ安価なシステムを構築できるという効果がある。

請求項（抜粋）：

論理演算または中央演算処理(CPU)機能をもつ部とメモリ部からなり、1本または2本以上の入出力線を設け、該入出力線を用いて転送されるコマンド・データのエンコードおよびデコード部を設け、該入出力線の入力線と出力線の数を制御することを特徴とする機能メモリ・チップ。

前のページに戻る