特許
J-GLOBAL ID：200903070490995653
冗長メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-147195
公開番号（公開出願番号）：特開平6-139795
出願日： 1991年06月19日
公開日（公表日）： 1994年05月20日
要約：
【要約】メモリセルの冗長配列が一連の組に分割されるようになった集積回路メモリ方式が開示されている。各組は、主メモリ配列中の記憶位置に対応する番地の一部分によって番地指定でき、主メモリ配列の複数個のブロックからのセルを置き換えることができる。
請求項（抜粋）：
メモリ装置であって、メモリセルの主メモリ配列を含む、複数個のメモリブロックと、配列を含む冗長メモリセルの複数個の組であって、各組が前記主メモリ中の記憶位置に対応する番地の一部分によって番地指定されるようになった組と、複数個のデコーダであって、各デコーダが前記主配列からメモリセルの選ばれた番地を受け取ることができるようになっており、更に予め定められた番地と前記選ばれた番地との間の番地一致を信号として与えることができるようになっているデコーダと、一致信号を受け取ることに関連して、付随する組のセルを使用可能にするように作動するイネーブル回路と、を含むメモリ装置。
IPC (2件)：
G11C 29/00 301
, G11C 11/401
