特許
J-GLOBAL ID:200903070500455938

デカルトループ送信機

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外4名)
公報種別:公表公報
出願番号(国際出願番号):特願平8-535490
公開番号(公開出願番号):特表平11-505977
出願日: 1996年05月22日
公開日(公表日): 1999年05月25日
要約:
【要約】デカルトループ送信機が開示されている。開示されているデカルトループは、広範囲にわたるパワー制御を許容し、非常に小さい増分で微細な制御を許容する微パワー制御回路および粗パワー制御回路を含んでいる。開示されているデカルトループはまた、ループ中の雑音を最小にするループフィルタ、DCゼロ回路、不安定性検出回路、マスク検出回路、不足電圧保護回路、温度保護回路および自動位相較正回路を含んでいる。
請求項(抜粋):
順方向路およびフィードバック路を有するデカルトループ回路でベースバンド信号を送信する方法において、 順方向路の動作をディスエーブルにし、 順方向路がディスエーブルにされている間にフィードバック路におけるDCオフセットを感知して記憶し、 フィードバック路におけるDSオフセットを減算するステップを含んでいる送信方法。
IPC (2件):
H04B 1/04 ,  H03G 3/30
FI (3件):
H04B 1/04 E ,  H03G 3/30 B ,  H04B 1/04 N
引用特許:
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る