特許

J-GLOBAL ID：200903070512290810

半導体集積回路装置

発明者： 片山 基之
出願人/特許権者： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-065575
公開番号（公開出願番号）：特開2000-260772
出願日： 1999年03月11日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】 チップ面積の縮小を図り、また、検査工程におけるパッドと評価機器との接触不具合を防止し、さらに、集積回路形成過程において表面側導電体を裏面パッドに電気的に接続する手段を容易に作成可能な技術を提供する。【解決手段】 半導体基板10表面側に形成され、集積回路と電気的に接続されるAl配線(第1の導電体)40と、半導体基板10の内部に形成され、Al配線(第1の導電体)40と電気的に接続される、N形不純物が高濃度に添加されたN+層(不純物高濃度添加層)14、26および28と、基板10の裏面側に形成され、N+層(不純物高濃度添加層)14、26および28と電気的に接続されるAl配線(第2の導電体)41と、基板10の裏面に形成され、Al配線(第2の導電体)41と電気的に接続されるパッド42と、を具備する。

請求項（抜粋）：

半導体基板に集積回路が形成される半導体集積回路装置において、前記半導体基板表面側に形成され、前記集積回路と電気的に接続される第1の導電体と、前記半導体基板の内部に形成され、前記第1の導電体と電気的に接続される、N形またはP形不純物が高濃度に添加された少なくとも一の不純物高濃度添加層と、前記基板の裏面側に形成され、前記不純物高濃度添加層と電気的に接続される第2の導電体と、前記基板の裏面に形成され、前記第2の導電体と電気的に接続されるパッドと、を具備することを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/3205 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/331 ,  H01L 29/73

FI (3件)：

H01L 21/88 T ,  H01L 27/04 T ,  H01L 29/72

Fターム (26件)：

5F003BA12 ,  5F003BH00 ,  5F003BH16 ,  5F003BM01 ,  5F003BM02 ,  5F003BP07 ,  5F033GG00 ,  5F033GG01 ,  5F033GG02 ,  5F033HH04 ,  5F033HH08 ,  5F033HH11 ,  5F033MM30 ,  5F033QQ37 ,  5F033QQ79 ,  5F033QQ80 ,  5F033RR04 ,  5F033RR12 ,  5F033RR13 ,  5F033RR14 ,  5F033VV07 ,  5F033XX00 ,  5F033XX37 ,  5F038CA10 ,  5F038DT04 ,  5F038EZ12