特許

J-GLOBAL ID：200903070554056710

読出し経路外にプログラミング機構を有する浮遊ゲート・メモリセルの構造

発明者： シュミット クリストファー オー ,  メータ サニル ディー
出願人/特許権者： ラティス セミコンダクター コーポレーション
代理人 (1件)： 中村 稔 (外9名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-590219
公開番号（公開出願番号）：特表2002-533933
出願日： 1999年12月16日
公開日（公表日）： 2002年10月08日
要約：

【要約】【課題】 プログラム可能ロジック装置(PLD)などの特定の応用に最適化できる不揮発性メモリ構造を提供する。【解決手段】 不揮発性メモリセル構造は、浮遊ゲート、逆ブレークダウン・ホット・キャリア注入要素、及び検知トランジスタを含む。逆ブレークダウン・ホット・キャリア注入要素は、浮遊ゲートの少なくとも一部の下で、少なくとも部分的には半導体基板の第1領域に形成される。検知トランジスタは、浮遊ゲートの少なくとも一部の下で、少なくとも部分的には第1領域から隔離された半導体基板の第2領域に形成される。読出しトランジスタが検知トランジスタに接続される。1つの実施形態では、読出しトランジスタは、検知トランジスタに接続され、そして少なくとも部分的には半導体基板の第2領域に形成される。

請求項（抜粋）：

不揮発性メモリセル構造であって、 浮遊ゲートと、 半導体基板の第1部分内に少なくとも部分的に形成され且つ浮遊ゲートの少なくとも一部の下の逆ブレークダウン注入要素と、 第1部分から隔離された半導体基板の第2部分内に少なくとも部分的に形成され且つ浮遊ゲートの少なくとも一部の下の検知トランジスタと、 を備えた不揮発性メモリセル構造。

IPC (4件)：

H01L 21/8247 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

Fターム (16件)：

5F083EP02 ,  5F083EP23 ,  5F083EP64 ,  5F083ER04 ,  5F083ER05 ,  5F083ER11 ,  5F083ER22 ,  5F083ER29 ,  5F101BA01 ,  5F101BB05 ,  5F101BC05 ,  5F101BC06 ,  5F101BD06 ,  5F101BD15 ,  5F101BE05 ,  5F101BE06