半導体集積回路装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願2002-037203
公開番号（公開出願番号）：特開2003-241361
出願日： 2002年02月14日
公開日（公表日）： 2003年08月27日
要約：

【要約】【課題】半導体集積回路装置のTATを短縮する。【解決手段】標準マスクにおいてハーフトーン膜11に開口形成された複数の開口パターン12aのうち、使用しない開口パターン12aを、露光光に対して遮光性を有する感電子線レジスト膜13aで覆い、使用する開口パターン12aを、その感電子線レジスト膜13aから露出させて選択的に残すことで、所望の半導体集積回路装置の回路パターン形成に対応したハーフトーン型の位相シフトマスク構成のマスクMHRを作成する。

請求項（抜粋）：

以下の工程を有することを特徴とする半導体集積回路装置の製造方法:(a)マスク基板上に堆積され透過光の位相を反転させる機能を有するハーフトーン膜に複数の開口パターンが形成された第1マスクを用意する工程、(b)前記第1マスク上に、露光光に対して遮光性を有するレジスト膜からなり、前記第1マスクの複数の開口パターンのうちの所望の開口パターンおよびその周辺一部の前記ハーフトーン膜が露出され、それ以外の開口パターンが覆われるように形成されたレジストパターンを有する第2マスクを作製する工程、(c)前記第2マスクを用いた縮小投影露光処理によってウエハ上のフォトレジスト膜に所望のパターンを転写する工程。

IPC (5件)：

G03F 1/08 , G03F 7/20 521 , H01L 21/027 , H01L 21/82 , H01L 27/118

FI (6件)：

G03F 1/08 A , G03F 1/08 D , G03F 7/20 521 , H01L 21/82 M , H01L 21/30 502 P , H01L 21/82 D

Fターム (18件)：

2H095BB02 , 2H095BB03 , 5F064AA03 , 5F064AA06 , 5F064BB03 , 5F064BB04 , 5F064BB05 , 5F064BB06 , 5F064BB07 , 5F064BB13 , 5F064BB14 , 5F064BB15 , 5F064BB27 , 5F064BB28 , 5F064CC10 , 5F064CC12 , 5F064DD42 , 5F064GG10

前のページに戻る