特許
J-GLOBAL ID：200903070595701418
半導体ROM装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
廣江 武典
公報種別：公開公報
出願番号（国際出願番号）：特願平9-176825
公開番号（公開出願番号）：特開平10-209303
出願日： 1997年07月02日
公開日（公表日）： 1998年08月07日
要約：
【要約】【課題】 さらに小型化されても、横方向拡散、ジャンクションリーケージ、ブレークダウン電圧の低下等の問題が発生しないROM装置とその製造方法を提供すること。【解決手段】ROM装置であって、半導体基板と、その半導体基板上に形成された第一絶縁層と、その第一絶縁層上に形成された半導体層43a、43bとを含んでおり、その半導体層43a、43bは、第一方向で実質的に平行に配置された複数のビットラインBL1、BL2と、その第一方向に実質的に直交する第二方向で実質的に平行に配置された複数のチャンネル領域50c、50dとを形成するように選択的に除去されており、その除去された部分は複数の凹部を形成しており、本ROM装置はさらに、それら凹部上に形成された複数の第二絶縁層と、前記半導体層とそれら第二絶縁層とを被覆する第三絶縁層と、その第三絶縁層上に形成され、実質的に平行に配置された複数の導電層とを含んでおり、それら導電層は、実質的に前記第二方向で、前記チャンネル領域50c、50d上に配置されていることを特徴とする。
請求項（抜粋）：
ROM装置であって、半導体基板と、その半導体基板上に形成された第一絶縁層と、その第一絶縁層上に形成された半導体層とを含んでおり、その半導体層は、第一方向で実質的に平行に配置された複数のビットラインと、その第一方向に実質的に直交する第二方向で実質的に平行に配置された複数のチャンネル領域とを形成するように選択的に除去されており、その除去された部分は複数の凹部を形成しており、それら凹部上に形成された複数の第二絶縁層と、前記半導体層とそれら第二絶縁層とを被覆する第三絶縁層と、その第三絶縁層上に形成され、実質的に平行に配置された複数の導電層とを含んでおり、それら導電層は、実質的に前記第二方向で、前記チャンネル領域上に配置されていることを特徴とするROM装置。
IPC (4件)：
H01L 21/8246
, H01L 27/112
, H01L 21/8234
, H01L 27/088
H01L 27/10 433
, H01L 27/08 102 H
, H01L 27/08 102 B
