特許

J-GLOBAL ID：200903070597638888

入力回路

発明者： 松浦 一茂 ,  ▲高▼妻 真一
出願人/特許権者： 株式会社 沖マイクロデザイン ,  沖電気工業株式会社
代理人 (1件)： 亀谷 美明 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-088625
公開番号（公開出願番号）：特開2001-274671
出願日： 2000年03月28日
公開日（公表日）： 2001年10月05日
要約：

【要約】【課題】 電力消費量の小さい入力回路(例えば,入力される信号からノイズ成分を除去し電圧レベルを調整して後段の半導体集積回路に供給する入力回路)を提供する。【解決手段】 入力回路101は,シュミットバッファ111,プルダウン抵抗113,Nトランジスタ115,Pトランジスタ121,Nトランジスタ122,Pトランジスタ131,Nトランジスタ132,排他的論理和ゲート141,およびバスドライバ151から構成されている。シュミットバッファ111は,上下2つのスレショルドレベルを有し,入力信号INの電圧がこの2つのレベルより高くなるか,または,低くなるかによって出力信号OUTのレベルを変化させるものである。

請求項（抜粋）：

入力ノードにおける入力信号に基づいて出力ノードに出力信号を生成し,前記出力信号をイネーブル状態の入出力制御信号に従い内部回路に供給する入力回路であって:入力端子,出力端子,第1電源端子,および第2電源端子を有し,前記入力ノードの電圧レベルに応じて,前記第1電源端子に印加される電圧レベルと前記第2電源端子に印加される電圧レベルから第1電圧レベルを生成し,中間ノードに供給する第1電圧レベル生成部と;前記中間ノードの電圧レベルに応じて,第2電圧レベルを生成し,前記出力ノードに供給する第2電圧レベル生成部と;前記出力ノードの電圧レベルと前記入出力制御信号の電圧レベルの一致/不一致を検出し,検出結果に応じた検出信号を出力する電圧レベル比較部と;前記入出力制御信号がイネーブル状態からディスエーブル状態に遷移した時点での前記出力ノードの電圧レベルを保持する電圧レベル保持部と;前記電圧レベル比較部から出力される前記検出信号によって,前記第1電圧レベル生成部の前記第1電源端子または前記第2電源端子のいずれか一方をハイ・インピーダンス状態とする電源端子選択部と;を備えたことを特徴とする,入力回路。

IPC (2件)：

H03K 19/0175 ,  H03K 3/0233

FI (2件)：

H03K 19/00 101 L ,  H03K 3/023 D

Fターム (10件)：

5J043AA03 ,  5J043EE01 ,  5J056AA01 ,  5J056BB17 ,  5J056BB33 ,  5J056CC11 ,  5J056DD29 ,  5J056FF07 ,  5J056FF08 ,  5J056GG04