特許
J-GLOBAL ID:200903070605031726

入力回路

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-043057
公開番号(公開出願番号):特開平11-243330
出願日: 1998年02月25日
公開日(公表日): 1999年09月07日
要約:
【要約】【課題】 電源電圧より高い電圧の信号を入力でき、しかも電源電圧を下げた際にも入力信号の伝搬遅延時間の増大を招かない入力回路を提供する。【解決手段】 一端が入力端子Tinに接続され、ゲートがクランプ回路4を介して電源端子3に接続されたNMOSFET1を備えている。NMOSFET1の一端から入力された電源電圧以上の振幅を持つ信号が電源電圧と等しい振幅でその他端から出力される。また、NMOSFET1の他端に接続されたゲート制御回路5と、一端がNMOSFET1の他端に接続されゲートがゲート制御回路5を介してNMOSFET1の他端に接続されたPMOSFET6とを設ける。ゲート制御回路5は、NMOSFET1の他端がハイレベルの時はPMOSFET6を導通状態にし、ロウレベルの時はPMOSFET6を遮断状態にすることで、NMOSFET1の他端に入力信号が伝達されるように制御する。
請求項(抜粋):
入力信号を受ける入力端子と、電源電圧を供給するための電源端子と、一端が上記入力端子に接続され、ゲートが上記電源端子に接続される第1のNチャネル型MOSトランジスタと、上記第1のNチャネル型MOSトランジスタのゲートと上記電源端子との間に介設されたクランプ回路とを備え、上記一端から入力された上記電源電圧以上の振幅を持つ信号が、上記電源電圧と等しい振幅で上記Nチャネル型MOSトランジスタの他端から出力されるように構成されていることを特徴とする入力回路。

前のページに戻る