特許

J-GLOBAL ID：200903070632998086

プリント基板配線処理システム及び方法

発明者： 金沢 隆
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平10-188451
公開番号（公開出願番号）：特開2000-020573
出願日： 1998年07月03日
公開日（公表日）： 2000年01月21日
要約：

【要約】【課題】配線処理時にEMC設計条件を検出することでプリント基板上の配線パターンからの放射ノイズ発生を防止して設計品質を保証するプリント基板配線処理方式を提供する。【解決手段】回路図情報と部品情報からクロック信号の配線パターンを抽出する手段21と、抽出されたクロック配線パターンが電源/アース層の上下2層間のみで配線されているかを検出する配線層検出手段22と、クロック配線パターンの両サイドに隣接してアースのガードパターンが存在するかを検出する手段23と、いずれの設計条件も満足できないクロック配線パターンをEMC設計条件に違反した配線パターンとしてエラー表示する手段24と、から構成される。

請求項（抜粋）：

電子部品の接続ピン間の回路的接続を示す回路図情報と、前記電子部品の接続ピン位置を含む部品情報とに基づいて、多層プリント基板に搭載する前記電子部品の接続ピン間の配線を行う、CAD(計算機支援型設計)システムを用いたプリント基板配線処理システムにおいて、クロック信号の回路部品ピン間を接続する物理的な配線パターンを抽出する抽出手段と、前記抽出されたクロック信号の配線パターンの経路をデータ上でトレースして電源/アース層の上下2層間のみで配線されている配線パターンを検出する配線層検出手段と、前記クロック配線の両サイドに隣接してアースのガードパターンが存在するかを検出するアースガードパターン検出手段と、前記配線層検出手段での配線パターン層構成の条件、及び前記アースガードパターン検出手段でのアースのガードパターンの条件を違反しているクロック配線パターンを、EMC(ElectroMagnetic Compatibility;電磁環境適合性)設計条件に違反した配線パターンとして、エラー表示する手段と、を備えたことを特徴とするプリント基板配線処理システム。

IPC (4件)：

G06F 17/50 ,  H05K 3/00 ,  H05K 3/46 ,  H05K 13/08

FI (6件)：

G06F 15/60 666 Z ,  H05K 3/00 T ,  H05K 3/46 W ,  H05K 13/08 C ,  G06F 15/60 666 E ,  G06F 15/60 672 A

Fターム (17件)：

5B046AA08 ,  5B046BA06 ,  5B046CA00 ,  5B046CA05 ,  5B046DA05 ,  5B046JA01 ,  5E346AA15 ,  5E346AA35 ,  5E346BB02 ,  5E346BB03 ,  5E346BB04 ,  5E346BB07 ,  5E346GG12 ,  5E346GG32 ,  5E346GG34 ,  5E346HH01 ,  5E346HH21