特許

J-GLOBAL ID：200903070635942782

メモリ装置、該メモリ装置の制御方式、および半導体装置、並びに情報処理装置

発明者： 池田 崇
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレーション
代理人 (1件)： 坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-321573
公開番号（公開出願番号）：特開2003-140882
出願日： 2001年10月19日
公開日（公表日）： 2003年05月16日
要約：

【要約】【課題】 CPUに対して頻繁に割込みを実行させることによるシステム・パーフォマンスを低下させることのないFIFOメモリ、FIFOメモリの制御方式、および半導体装置、並びに情報処理装置を提供する。【解決手段】 本発明のメモリ装置は、レート制御手段18を含んで構成されており、レート制御手段18は、データ量に関連する複数のしきい値TLHまたはTHLを与えるためのしきい値保持手段24、26と、データ量指示信号Doとしきい値TLHまたはTHLとを比較する比較手段20と、しきい値保持手段24、26により与えられ、選択手段20により比較が行われるしきい値を、しきい値選択信号に応じて変更する手段28と、比較手段20の出力に関連してレート制御信号INTRおよびしきい値選択信号SELTを発生させるためのレート制御手信号発生手段22とを含んで構成されている。

請求項（抜粋）：

書込まれたデータを保持するための記憶手段と、データ書込み・データ読出しを制御する調停手段と、前記記憶手段に保持されたデータ量に関連した値を生成するデータ量指示手段と、前記データ量指示手段により生成されたデータ量指示信号を受け取って、少なくともデータ書込みレートを制御するために使用するレート制御信号を発生するレート制御手段とを含むメモリ装置であって、前記レート制御手段は、データ量に関連する複数のしきい値を与えるためのしきい値保持手段と、前記データ量指示信号と前記しきい値とを比較する比較手段と、前記比較手段の出力に関連して前記レート制御信号およびしきい値選択信号を発生させるためのレート制御手信号発生手段と、前記しきい値保持手段により与えられ、前記選択手段により比較が行われるしきい値を、前記しきい値選択信号に応じて変更する手段とを含むメモリ装置。

IPC (3件)：

G06F 5/06 313 ,  G06F 13/38 310 ,  G06F 13/38

FI (3件)：

G06F 5/06 313 ,  G06F 13/38 310 C ,  G06F 13/38 310 D

Fターム (3件)：

5B077DD02 ,  5B077DD13 ,  5B077DD23

引用特許：

出願人引用 (1件)

• 特開平4-290150
  

審査官引用 (1件)

• 特開平4-290150