特許
J-GLOBAL ID：200903070638768651
電界効果型半導体装置及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-173910
公開番号（公開出願番号）：特開平6-168962
出願日： 1993年07月14日
公開日（公表日）： 1994年06月14日
要約：
【要約】【目的】 ゲート電極とソース及びドレイン電極を自己整合的に形成してゲート長(Lg )の短縮とソース抵抗(Rs )の短縮を図る際、ゲート・ソース間容量(Cgs)がより低減化されるようにT型ゲート電極を形成することができる電界効果型半導体装置の製造方法を提供する。【構成】 半導体エピタキシャル基板上に第1の絶縁膜5,高融点金属薄膜6をこの順に形成し、第1の絶縁膜5と高融点金属薄膜6に対して第1の開口部5aを形成した後、該第1の開口部5aを埋め込むように第2の絶縁膜8を形成し、上記基板に対する垂直方向から該第2の絶縁膜8をエッチングして、第1の開口部5a内に該第2の絶縁膜8を側壁膜とする第2の開口部8aを形成し、この後、基板の全面に対して電極形成用金属を被着し、該電極形成用金属を第1の絶縁膜5及び高融点金属薄膜6とともに所定幅にパターニングする。
請求項（抜粋）：
半導体エピタキシャル基板上に、その所定部分に開口部を有する所定膜厚の絶縁膜を形成し、該開口部を埋め込むように該絶縁膜上にゲート電極形成用の金属膜を形成し、上記絶縁膜及び電極金属膜を所定幅にパターニングしてT型ゲート電極を形成した後、所定の開口パターンを有するレジストパターンと、オーミック電極形成用の金属膜とをこの順に上記半導体エピタキシャル基板上に形成し、リフトオフによりソース及びドレイン電極を形成してなる電界効果型半導体装置であって、上記絶縁膜の開口部の上記半導体エピタキシャル基板表面に対する開口幅が、0.25μm以下に形成され、上記ゲート電極形成用の金属膜の下部が、電極金属の蒸着または堆積によって形成され、上記ゲート電極形成用の金属膜の上部が、上記下部金属膜を給電電極とするパルスメッキ法或いは無電解メッキ法によって形成されていることを特徴とする電界効果型半導体装置。
IPC (2件)：
H01L 21/338
, H01L 29/812
H01L 29/80 H
, H01L 29/80 F
