特許

J-GLOBAL ID：200903070651359710

シンクロナスDRAMのアクセス制御方法およびその装置

発明者： 山田 眞弘 ,  井上 喜嗣 ,  野呂 徹
出願人/特許権者： 株式会社リコー
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-273034
公開番号（公開出願番号）：特開平7-105081
出願日： 1993年10月05日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 画像メモリとしてシンクロナスDRAMを使用した場合に,シンクロナスDRAMを降順にアクセスできるようにして,シンクロナスDRAMのアクセスをスキャナ,プリンタ等の周辺機器のシステム性能と効率的に適合させる。【構成】 画像メモリとしてシンクロナスDRAMを使用し,DMAにて画像データの書き込み・読み出しを行うシンクロナスDRAMのアクセス制御方法および装置において,書込みを行う全画像データの最後の画像データがシンクロナスDRAMのブロック内の最大アドレスに書き込まれるように,シーケンシャル・モードで画像データを書き込み,インターリーブ・モードでシンクロナスDRAMのブロック内の最大アドレスから画像データを読み出す。

請求項（抜粋）：

画像メモリとしてシンクロナスDRAMを使用し,DMAにて画像データの書き込み・読み出しを行うシンクロナスDRAMのアクセス制御方法において,書込みを行う全画像データの最後の画像データがシンクロナスDRAMのブロック内の最大アドレスに書き込まれるように,シーケンシャル・モードで画像データを書き込み,インターリーブ・モードでシンクロナスDRAMのブロック内の最大アドレスから画像データを読み出すことを特徴とするシンクロナスDRAMのアクセス制御方法。

IPC (3件)：

G06F 12/02 590 ,  G06F 13/28 310 ,  G06F 13/28